芯片尺寸封装制造技术

本实用新型专利技术涉及芯片尺寸封装。所述芯片尺寸封装包括：半导体管芯；位于所述管芯的第一表面上的聚合物树脂涂层；位于所述管芯的所述第一表面上的金属化；位于所述金属化上的焊料单元；以及位于所述管芯的第二表面上的压模。本实用新型专利技术解决的一个技术问题是改进芯片尺寸封装。本实用新型专利技术实现的一个技术效果是提供改进的芯片尺寸封装。

【技术实现步骤摘要】
芯片尺寸封装
本技术涉及半导体装置，以及更具体地，涉及芯片尺寸封装。
技术介绍
半导体管芯(还称为“芯片”)通常包封在封装内以避免物理损坏和侵蚀。当前封装工艺通常费时且需要相对昂贵的材料(例如，引线框架和金线)。此外，这些工艺得到的封装会限制管芯尺寸——例如，由于由于存在必须用来容纳管芯的大旗标。
技术实现思路
本技术解决的一个技术问题是改进芯片尺寸封装。在至少一些实施方案中，芯片尺寸封装包括：半导体管芯；位于管芯的第一表面上的聚合物树脂涂层；位于管芯的第一表面上的金属化；位于所述金属化上的焊料单元；以及位于管芯的第二表面上的压模。可使用以下概念中的一个或多个，以任何次序或以任何组合来补充这些实施方案中的至少一些：其中聚合物树脂涂层选自由以下各项构成的组中：聚酰亚胺(PI)和聚苯并恶唑(PBO)；其中半导体管芯具有至少一个阶梯状侧面；其中聚合物树脂涂层位于管芯的侧面的至少部分上，并且其中所述侧面的至少部分位于与第一表面所在的平面正交的平面中；其中压模位于管芯的侧面的至少部分上，并且其中所述侧面的至少部分位于与第二表面所在的平面正交的平面中；其中焊料单元为焊球；其中焊料单元为回流焊凸点；其中金属化选自由以下项构成的组中：化学镍和金镀层；以及铜镀层；其中所述压模包含选自由以下项构成的组中的材料：聚酰胺、聚酰亚胺、聚酰胺-酰亚胺、聚苯硫醚(PPS)、聚醚醚酮(PEEK)和聚酯玻璃纤维树脂。在至少一些实施方案中，芯片尺寸封装包括：具有顶表面、底表面和侧表面的半导体管芯；位于半导体管芯的所述顶表面上的金属化；以及位于管芯的所述底表面上、位于管芯的所述侧表面上以及位于管芯的顶表面的一部分上的压模，其中所述部分为沿顶表面的周边的至少部分的条带。可使用以下概念中的一个或多个，以任何次序或以任何组合来补充这些实施方案：其中所述条带具有介于40微米(含)与60微米(含)之间的平均宽度；其中所述条带占据顶表面的总面积的介于20％(含)与40％(含)之间；其中压模由选自由以下项构成的组中的材料制成：聚酰胺、聚酰亚胺、聚酰胺-酰亚胺、聚苯硫醚(PPS)、聚醚醚酮(PEEK)和聚酯玻璃纤维树脂；其中顶表面和底表面彼此相对。本技术实现的一个技术效果是提供改进的芯片尺寸封装。附图说明在附图中：图1A至图1I为示出了芯片封装工艺流程的剖视示意图。图2为如图1A至图1I所示的用于封装芯片的方法的流程图。图3A至图3J为示出了替代的芯片封装工艺流程的剖视示意图。图4为如图3A至图3J所示的用于封装芯片的方法的流程图。图5A至图5K为示出了替代的芯片封装工艺流程的剖视示意图。图6为如图5A至图5K所示的用于封装芯片的方法的流程图。然而，应当理解，附图中给定的具体实施方案以及对它们的详细描述并不限制本公开。相反，这些实施方案和详细描述为本领域技术人员提供了识别替代形式、等价形式和修改形式的基础，这些替代形式、等价形式和修改形式与给定实施方案中的一个或多个一起被包含在所附权利要求书的范围内。如本文所用，术语“耦接”是指直接或间接连接。具体实施方式本文公开了用于有效地封装半导体管芯的技术。相对于许多当前技术中使用的材料量，这些技术减少了所使用的封装材料量，由此缩减了成本。此外，根据这些技术制作的封装所容纳的管芯在封装中的可用空间占用百分比会大于通常的百分比，很大部分是因为减少了包封所需的材料。这些技术通常涉及减薄晶圆并借助掩模蚀刻晶圆的第一表面以构建随后使用合适的聚合物树脂填充的沟槽。第一表面的掩模区域使用化学镍和金镀层或铜镀层来金属化。底沟槽被蚀刻到晶圆的相对的表面中并且使用合适的包封模来填充。这样就形成了芯片尺寸封装。然后标记封装，并且在金属化上沉积焊料单元(例如，焊球或者印刷单元)。就印刷焊料单元而言，对这些单元执行回流焊以形成焊料凸点。然后沿蚀刻的沟槽切割晶圆以构建多个、经切割的芯片尺寸封装。替代技术提供了另外的优点，诸如防止焊料上锡到晶圆侧面并发生不理想的电气连接。此类技术通常涉及提供具有合适金属化的晶圆并且将压模施加到晶圆的底表面、晶圆的侧表面以及晶圆的顶表面的周边。现在描述这些以及其他技术。图1A至图1I示出了根据各种实施方案的芯片封装工艺流程的剖视图，并且图2为如图1A至图1I所示的用于封装芯片的方法200的流程图。相应地，在图1A至图1I的背景下描述图2中所示的步骤。方法200始于减薄晶圆(步骤202)。该步骤在对应的图1A中被示出为减薄的晶圆102。晶圆102可由任何合适的半导体材料构成，所述半导体材料例如为但不限于硅、锗或镓。晶圆102使用任何合适的方法来减薄，所述合适的方法例如为但不限于机械研磨、化学机械抛光(CMP)、湿法蚀刻或常压等离子干法化学蚀刻(ADP-DCE)。然而，方法200不限于这些减薄技术，并且任何以及所有合适的减薄技术都包括在本公开的范围内。在至少一些实施方案中，晶圆102为超薄晶圆。在至少一些实施方案中，晶圆102的厚度介于100微米与250微米之间，但可预期其他厚度。在一些实施方案中，晶圆102包括TAIKO环，使得晶圆102的周边具有比晶圆102的中心更大的厚度。(如本文所用，术语“周边”通常是指晶圆的顶表面或底表面的靠近该表面的边缘的部分。)例如，在使用了TAIKO环的一些此类实施方案中，环沿晶圆102的周边在宽度上介于大约(即，在15％以内)3mm与5mm之间，并且晶圆102的其余部分具有较小的厚度。然而，TAIKO环不是必需的，并且在一些实施方案中，不使用TAIKO环。图1A，与其余的图1B至图1I一样，仅示出了整个晶圆102的一部分。方法200然后包括在晶圆的第一(即，顶)表面中蚀刻一个或多个沟槽(步骤204)。该步骤在图1B中示出，其中多个沟槽104被蚀刻到晶圆102的第一表面中。如上所述，图1B(以及其他工艺流程图)中所示的视图仅为总晶圆102的一部分。因此，尽管仅示出了两个示例性沟槽104，但晶圆102实际上可具有每晶圆数十个、数百个、数千个或者更多的沟槽。在至少一些实施方案中，沟槽104使用合适的蚀刻技术来形成，所述合适的蚀刻技术诸如为但不限于深反应离子蚀刻(DRIE)和窄锯道蚀刻(NSS)。然而，方法200不限于这些具体的蚀刻技术，并且可预期其他蚀刻技术并且这些蚀刻技术落在本公开的范围内。此外，尽管沟槽的宽度可根据需要改变，但在至少一些实施方案中，沟槽104为80微米宽。类似地，尽管沟槽的深度可根据需要改变，但在一些实施方案中，沟槽104为50微米深。方法200接下来包括将掩模施加到第一表面并且在第一表面的被掩模暴露的区域上沉积聚合物树脂(步骤206)。该步骤在图1C中示出，其中根据所使用的掩模，在晶圆102的第一表面(包括沟槽104)上沉积多个聚合物树脂段106。掩模可为任何合适的掩模，诸如焊接掩模，并且它可根据需要形成以容纳受掩模保护的区域108中的金属化。聚合物树脂106可包括聚酰亚胺(PI)和/或聚苯并恶唑(PBO)，但本公开的范围并不仅限于此。另外，尽管图1C中的视图示出了树脂106和掩模区域108的具体图案，但在观察同一晶圆102的其他截面段时，该图案可改变。聚合物树脂层106的厚度可改变，但在一些实施方案中，该厚度介于大约25微米与75微米之本文档来自技高网...

【技术保护点】
一种芯片尺寸封装，包括：半导体管芯；位于所述管芯的第一表面上的聚合物树脂涂层；位于所述管芯的所述第一表面上的金属化；位于所述金属化上的焊料单元；以及位于所述管芯的第二表面上的压模。

【技术特征摘要】
2016.05.31 US 15/168,4671.一种芯片尺寸封装，包括：半导体管芯；位于所述管芯的第一表面上的聚合物树脂涂层；位于所述管芯的所述第一表面上的金属化；位于所述金属化上的焊料单元；以及位于所述管芯的第二表面上的压模。2.根据权利要求1所述的芯片尺寸封装，其中所述聚合物树脂涂层选自由以下项构成的组中：聚酰亚胺(PI)和聚苯并恶唑(PBO)。3.根据权利要求1所述的芯片尺寸封装，其中所述半导体管芯具有至少一个阶梯状侧面。4.根据权利要求1所述的芯片尺寸封装，其中所述聚合物树脂涂层位于所述管芯的侧面的至少部分上，并且其中所述侧面的至少部分位于与所述第一表面所在的平面正交的平面中。5.根据权利要求1所述的芯片尺寸封装，其中所述压模位于所述管芯的...

【专利技术属性】
技术研发人员：林育圣，王松伟，周志雄，F·J·卡尼，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US