半导体集成电路器件及其制造方法、以及印刷板技术

本发明专利技术涉及半导体集成电路器件及其制造方法、以及印刷板。半导体集成电路器件包括：组件内置板，在其中至少堆叠第一芯层、第二芯层、粘附层和布线层，在第一芯层上安装第一电子组件，在第二芯层上安装第二电子组件，粘附层被布置在第一芯层和第二芯层之间；第三电子组件，该第三电子组件被安装在组件内置板的第一芯层侧中，并且通过布线层被电连接至第一和第二电子组件中的至少一个；外部连接端子，该外部连接端子被形成在组件内置板的第二芯层侧中，并且被电连接至第一和第二电子组件中的至少一个。

Semiconductor integrated circuit devices and their manufacturing methods and printing plates

The invention relates to a semiconductor integrated circuit device and a manufacturing method, and a printing plate. A semiconductor integrated circuit device includes a built-in module board, in which at least the first second stacked core layer, core layer, adhesive layer and a wiring layer, a first electronic component installed in the first core layer, the installation of second electronic components in the second core layer, the adhesive layer is disposed between the first layer and the second core core layer; third the first component, the core layer side of the third electronic components are installed in the built-in module board, and the wiring layer is electrically connected to the first and second electronic components in at least one; an external connection terminal and the external connection terminal is formed of second core layer on the side of the component built-in plate, and is electrically connected to the first and second electronic components in at least one.

【技术实现步骤摘要】
半导体集成电路器件及其制造方法、以及印刷板相关申请的交叉引用本申请是基于并且要求2016年6月1日提交的日本专利申请No.2016-110096的优先权的权益，通过引用将该公开的全部内容并入本文。
本申请涉及半导体集成电路器件、印刷板和半导体集成电路器件的制造方法
技术介绍
已经开发了使能够三维安装的组件内置板(componentbuilt-inboard)。例如，DaiNipponPrinting有限公司的“B2it板和组件内置板”、[在线]、[2016年6月1日搜索]、因特网<URL:http://www.dnp.co.jp/about/business/fine/product5.html>公开了组件内置板的制造方法，其中，腔室被形成在多层互联板中，并且电子组件被安装在腔室中。
技术实现思路
为了在移动终端等中使用，具有减小至大约100μm至400μm的范围内的厚度的组件内置板还在处于开发中。另一方面，如果组件内置板被安装在车辆等上，则板必须被形成为具有大约800μm的大厚度，以便防止翘曲。这导致的问题是要在板的主表面中的一个上安装的电子组件的数目变大，使得仅能够从主表面电连接这些电子组件，以及在腔室的深度上的增加导致要被安装的电子组件的安装精度变差。因此，需要提供即使当组件内置板的厚度增加时，在布线容量和电特性上也是优异的半导体集成电路器件、印刷板和半导体集成电路器件的制造方法。要通过本专利技术的新颖特征解决的其它问题通过以下描述和附图将会变得显而易见。根据一方面，半导体集成电路器件包括：组件内置板，在该组件内置板中至少堆叠第一芯层、第二芯层、粘附层和布线层，在该第一芯层上安装第一电子组件，在该第二芯层上安装第二电子组件，该粘附层被布置在第一芯层和第二芯层之间；第三电子组件，该第三电子组件被安装在组件内置板的第一芯层侧中，并且通过布线层被电连接至第一电子组件和第二电子组件中的至少一个；以及外部连接端子，该外部连接端子被形成在组件内置板的第二芯层侧中，并且通过布线层被电连接至第一电子组件和第二电子组件中的至少一个。通过混合集成电路器件，或半导体模块、印刷板的制造方法、半导体集成电路器件等替代上述方面的半导体集成电路器件也有效地作为本专利技术的一个方面，该混合集成电路器件是由半导体芯片、电子组件(无源组件)、基板等组成。根据上述方面，能够提供半导体集成电路器件、印刷板和半导体集成电路器件的制造方法，即使当组件内置板的厚度增加时，其在布线容量和电特性上也是优异的。附图说明从结合附图的以下详细的描述中，本专利技术的以上和其它的方面、优势和特征将变得更加显而易见，在附图中：图1是示出根据第一实施例的组件内置板1的示意性构造的截面图；图2是说明根据第一实施例的组件内置板1的制造方法的过程截面图；图3是示出根据第一实施例的另一个组件内置板11的示意性构造的截面图；图4是示出根据第一实施例的半导体集成电路器件101的示意性构造的截面图；图5是用于说明在根据第一实施例的组件内置板21中的电容器C21和C22的布置的图；图6是用于说明在根据第一实施例的另一个半导体集成电路器件中的电容器C31至C33的布置的图；图7是示出根据第二实施例的半导体集成电路器件201的示意性构造的截面图；图8是示出根据第二实施例的半导体集成电路器件201的等效电路图；图9是示出根据第二实施例的应用示例的SiP301的示意性构造的截面图；图10是示出根据第三实施例的半导体集成电路器件401的示意性构造的截面图；以及图11是示出根据其它实施例的半导体集成电路器件501的示意性构造的截面图。具体实施方式为了清楚起见，视情况而定，缩写或简化以下描述和附图。贯穿附图通过相同参考标号指示相同组件，并且视情况而定省略其的重复的描述。为了清楚的在附图中例示，可以省略用于截面的影线等。(第一实施例)根据第一实施例的半导体集成电路器件具有下述构造，其中，以通过粘附层结合两个或更多个芯层这种方式形成组件内置板，两个或更多个芯层每个具有在其中安装电子组件的腔室；在组件内置板的前表面上安装电子组件；以及在组件内置板的背表面上形成外部连接端子。即使当组件内置板的厚度增加时，这个构造使得能够提供具有优异布线容量和电特性的半导体集成电路器件。首先，将会描述根据第一实施例构成半导体集成电路器件的部分的组件内置板。图1是示出根据第一实施例的组件内置板1的示意性构造的截面图。在组件内置板1中，以从图的顶部开始的顺序堆叠最上金属布线层(第一金属布线层)L1、前侧增层(第一增层)Bu1、第二金属布线层L2、第一芯层Co1、第三金属布线层L3、粘附层Ad1、第四金属布线层L4、第二芯层Co2、第五金属布线层L5、背表面侧增层(第二增层)Bu2、最下金属布线层(第六金属布线层)L6等。组件内置板1还包括：第一电子组件EC1和第二电子组件EC2，第一电子组件EC1和第二电子组件EC2分别被安装在腔室(未示出)中，腔室分别被形成在第一芯层Co1和第二芯层Co2中；多个非贯通电极(盲孔)BLV1，这多个非贯通电极(盲孔)BLV1将最上金属布线层L1和第一金属组件EC1彼此电连接，并且将第二电子组件EC2和最下金属布线层L6彼此电连接；和贯通电极(通孔)THV1，该贯通电极(通孔)THV1穿透第一芯层Co1、粘附层Ad1和第二芯层Co2，并且将第二金属布线层L2和第五金属布线层L5彼此连接。最上金属布线层L1的部分和最下金属布线层L6的部分可以构成焊区(land)，并且最上金属布线层L1、前侧增层Bu1、背表面侧增层Bu2和最下金属布线层L6中的每个层的暴露部分可以包括阻焊剂的保护层。在组件内置板1中，例如，铜(Cu)被用于金属布线层L1至L6中的每个层。具有30μm至40μm的厚度的环氧酚醛树脂被用于增层Bu1和Bu2中的每个增层。具有300μm至400μm的厚度的玻璃环氧树脂被用于芯层Co1和Co2中的每个芯层。具有100μm至200μm的厚度的热固性玻璃环氧树脂，诸如半固化片，被用于粘附层Ad1。第一电子组件EC1和第二电子组件EC2是例如裸露芯片、电容器、电感元件、电阻器等。利用这个构造，根据第一实施例的组件内置板1使得能够将板的整个厚度增加至800μm或更厚，分别在芯层Co1和Co2中形成的腔室是浅的，以及因此电子组件EC1和EC2能够分别简单地被安装在腔室中，并且有助于到电子组件EC1和EC2的电连接。因此，组件内置板1具有优异布线容量和电特性。接下来，将会描述根据第一实施例的组件内置板1的制造方法。图2是用于说明根据第一实施例的组件内置板1的制造方法的过程截面图。首先，如图2A所示，腔室(未示出)被形成在第一芯层Co1中，并且电子组件EC1被安装在该腔室中，第一芯层Co1具有主表面，在每个主表面上形成第二金属布线层L2或第三金属布线层L3。进一步，将树脂注入至其中安装电子组件EC1的腔室中，使得电子组件EC1被密封并且被包含在第一芯层Co1中。在将电子组件EC1包含在第一芯层Co1之后，可以形成金属布线层L2和L3。类似地，腔室被形成在第二芯层Co2中，并且电子组件EC2被安装在该腔室中并且被密封(未示出)，第二芯层Co2具有主表面，在每个主表面上形成第四金属布线层本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，包括：组件内置板，在所述组件内置板中至少堆叠第一芯层、第二芯层、粘附层和布线层，在所述第一芯层上安装第一电子组件，在所述第二芯层上安装第二电子组件，所述粘附层被布置在所述第一芯层和所述第二芯层之间；第三电子组件，所述第三电子组件被安装在所述组件内置板的第一芯层侧中，并且通过所述布线层被电连接至所述第一电子组件和所述第二电子组件中的至少一个；以及外部连接端子，所述外部连接端子被形成在所述组件内置板的第二芯层侧中，并且通过所述布线层电连接至所述第一电子组件和所述第二电子组件中的至少一个。

【技术特征摘要】
2016.06.01 JP 2016-1100961.一种半导体集成电路器件，包括：组件内置板，在所述组件内置板中至少堆叠第一芯层、第二芯层、粘附层和布线层，在所述第一芯层上安装第一电子组件，在所述第二芯层上安装第二电子组件，所述粘附层被布置在所述第一芯层和所述第二芯层之间；第三电子组件，所述第三电子组件被安装在所述组件内置板的第一芯层侧中，并且通过所述布线层被电连接至所述第一电子组件和所述第二电子组件中的至少一个；以及外部连接端子，所述外部连接端子被形成在所述组件内置板的第二芯层侧中，并且通过所述布线层电连接至所述第一电子组件和所述第二电子组件中的至少一个。2.根据权利要求1所述的半导体集成电路器件，其中，所述第一电子组件和所述第二电子组件被布置在基本上相同的平面坐标上。3.根据权利要求1所述的半导体集成电路器件，其中，所述第一电子组件和所述第二电子组件被布置在基本上紧接在所述第三电子组件的电源端子的下方。4.根据权利要求1所述的半导体集成电路器件，其中，以下述方式布置所述第二电子组件，所述方式使得所述第二电子组件的平面坐标部分重叠多个所述第一电子组件的平面坐标。5.根据权利要求1所述的半导体集成电路器件，其中，所述组件内置板包括贯通电极，所述贯通电极至少穿透所述第一芯层、所述粘附层和所述第二芯层。6.根据权利要求5所述的半导体集成电路器件，其中，所述第一电子组件是低容量电容器，所述第二电子组件是高容量电容器，以及所述第三电子组件不需要涉及所述贯通电极而被电连接至所述第一电子组件，并且经由所述贯穿电极被电连接至所述第二电子组件。7.根据权利要求1所述的半导体集成电路器件，其中，通过所述第一电子组件和所述第二电子组件中的与所述第一电子组件和所述第...

【专利技术属性】
技术研发人员：别井隆文，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP