元件芯片的制造方法技术

一种元件芯片的制造方法，不使生产性下降地抑制凸块的由等离子体所引起的劣化及损伤的同时对基板进行单片化。包括：准备工序，准备具备具有露出的凸块的第1面及第2面且具备由分割区域划分的多个元件区域的基板；凸块埋入工序，将至少凸块的头顶部埋入到粘合层；掩模形成工序，在第2面形成掩模；保持工序，使第1面与由框架支承的保持带对置来使基板保持于保持带；载置工序，在掩模形成工序和保持工序之后，将基板经由保持带载置到设置在等离子体处理装置内的载置台；单片化工序，在载置工序之后，对分割区域从第2面到第1面进行等离子体蚀刻，从基板形成多个元件芯片；和凸块露出工序，在单片化工序之后，剥离粘合层，使凸块重新露出。

The manufacturing method of component chip

A manufacturing method of component chip does not reduce the deterioration and damage caused by plasmas caused by the production, but also makes the substrate monolithically. Including the preparation process, to have bump first surface and exposed 2 surface and have a substrate having a plurality of element area divided by partition; convex block embedding process, will be buried at least bump head to the adhesive layer; forming step mask, a mask is formed in the second surface; keep the process. The first surface and by keeping the frame support belt to keep on keeping with opposed substrate; mounting process, after the formation process and keep the process of mask, will keep placing to the substrate via a belt arranged in the plasma processing stage device inside; monolithic chemical order, after carrying on the segmentation process, from second to first for plasma etching, forming a plurality of elements from the chip substrate; and the convex pieces to expose the process, after the single chemical order, peeling adhesive layer, the bump re exposed.

【技术实现步骤摘要】
元件芯片的制造方法
本专利技术涉及将具备凸块的基板进行单片化来制造元件芯片的方法。
技术介绍
作为将具备由分割区域划分的多个元件区域的基板进行单片化的方法，已知如下方法，即，将分割区域从基板的一面进行等离子体蚀刻直到达到另一面为止的方法(等离子体划片)。基板通常具备：半导体层、层叠于半导体层的电路层、和配置于电路层且包含电极焊盘(键合焊盘)以及焊球等金属材料的突起(凸块)。通过对基板的分割区域进行等离子体蚀刻，从而形成具有上述电路层以及凸块的元件芯片。等离子体划片将基板载置在设置于等离子体处理装置的载置台上进行。通常，将基板载置于载置台使得半导体层与载置台对置，从基板的配置有凸块的面(电路层)侧照射等离子体，从而进行单片化(参照专利文献1)。这是为了防止凸块与载置台的接触所造成的损伤，并且使在单片化后进行的元件芯片的拾取变得容易。在专利文献1中，在电极焊盘露出于电路层的表面的状态下，进行等离子体划片。在先技术文献专利文献专利文献1：JP特开2002-93749号公报
技术实现思路
在对基板如上述那样从具备露出的凸块的电路层的表面进行等离子体划片的情况下，凸块被暴露于等离子体。因此，构成凸本文档来自技高网...

【技术保护点】
一种元件芯片的制造方法，包括：准备工序，准备基板，所述基板具备具有露出的凸块的第1面以及所述第1面的相反一侧的第2面，并且具备由分割区域划分的多个元件区域；凸块埋入工序，将至少所述凸块的头顶部埋入到粘合层；掩模形成工序，在所述第2面形成被覆所述元件区域并且使所述分割区域露出的掩模；保持工序，使所述第1面与由框架支承的保持带对置，来使所述基板保持于所述保持带；载置工序，在所述掩模形成工序以及所述保持工序之后，将所述基板隔着所述保持带载置到设置在等离子体处理装置内的载置台；单片化工序，在所述载置工序之后，对所述分割区域从所述第2面到所述第1面进行等离子体蚀刻，从所述基板形成多个元件芯片；和凸块露出...

【技术特征摘要】
2016.05.30 JP 2016-1079171.一种元件芯片的制造方法，包括：准备工序，准备基板，所述基板具备具有露出的凸块的第1面以及所述第1面的相反一侧的第2面，并且具备由分割区域划分的多个元件区域；凸块埋入工序，将至少所述凸块的头顶部埋入到粘合层；掩模形成工序，在所述第2面形成被覆所述元件区域并且使所述分割区域露出的掩模；保持工序，使所述第1面与由框架支承的保持带对置，来使所述基板保持于所述保持带；载置工序，在所述掩模形成工序以及所述保持工序之后，将所述基板隔着所述保持带载置到设置在等离子体处理装置内的载置台；单片化工序，在所述载置工序之后，对所述分割区域从所述第2面到所述第1面进行等离子体蚀刻，从所述基板形成多个元件芯片；和凸块露出工序，在所述单片化工序之后，剥离所述粘合层，使所述凸块重新露出。2.根据权利要求1所述的元件芯片的制造方法，所述凸块埋入工序通过将具备所述粘合层的保护带粘合于所述...

【专利技术属性】
技术研发人员：针贝笃史，置田尚吾，伊藤彰宏，高野克巳，广岛满，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本,JP