The invention discloses a homologous synchronous clock circuit, suitable for high speed circuit to generate multiple sequence synchronous clock signal based on the active crystal oscillator, clock divider and clock generator; as the active crystal oscillator clock source from the crystal resonator and oscillator circuit, active crystal oscillator produces a fixed frequency clock signal as the clock module according to the source, by the clock divider to generate multiple synchronous clock source with the frequency of the clock signal of low frequency, low frequency clock signal can be directly used as the system clock module processor; clock generator with a low frequency clock signal as the reference clock, generates high-frequency clock signal; the high frequency clock signal can be used as a high performance the high speed interface processor reference clock and high-speed clock divider input clock, clock module realization Homologous synchronization overcomes the problem of homologous synchronization between the existing homologous synchronous clock circuits, too many kinds of crystal oscillator and high-speed bus in data interaction and communication process.
【技术实现步骤摘要】
一种同源同步时钟电路
本专利技术属于高速数字电路
,更具体地,涉及一种同源同步时钟电路。
技术介绍
在高速数字电路设计中,模块内时钟电路是处理器正常工作的基础,其时钟的稳定性、一致性直接影响处理器工作、通信接口的数据交互等性能。传统的数字时钟电路主要是以单个处理器时钟要求作为设计依据,主要存在以下缺点:(1)时钟电路中没有独立的时钟源,模块内多处理器时钟独立,难以满足复杂电路时钟设计要求;(2)使用的有源晶振或无源晶体数量多,种类多,因器件差异造成难以满足同步要求;并且由于采用了较多的晶体、晶振,增加了复杂电路在PCB布局布线中的难度。
技术实现思路
针对现有技术的以上缺陷或改进需求,本专利技术提供了一种同源同步时钟电路,其目的在于在不增加晶体的前提下,提高输出时钟的抗干扰能力,以及输出的多路时钟的同步性。为实现上述目的,按照本专利技术的一个方面,提供了一种同源同步时钟电路,包括有源晶振、第一时钟分频器和第一时钟发生器;其中,有源晶振用于提供时钟源信号;第一时钟分频器用于根据有源晶振输出的时钟源信号生成多路同步的低频时钟信号,上述的低频时钟信号可直接作为处理器的系统时钟使用,也可作为第一时钟发生器的参考时钟;第一时钟发生器用于以上述低频时钟信号中的一路作为参考时钟,生成多路高频时钟信号。优选的,上述的同源同步时钟电路,还包括第二时钟分频器和第二时钟发生器;其中,第二时钟发生器用于以第一时钟发生器生成的高频时钟信号中的一路为参考源,输出多路同步的高频时钟信号,该高频时钟信号即可作为处理器高速总线的参考时钟;第二时钟分频器用于对第一时钟发生器输出的高频时钟信 ...
【技术保护点】
一种同源同步时钟电路,其特征在于,包括有源晶振、第一时钟分频器和第一时钟发生器;所述有源晶振用于提供时钟源信号;第一时钟分频器用于根据有源晶振输出的时钟源信号生成多路同步的低频时钟信号,所述低频时钟信号可直接作为处理器的系统时钟使用,也可作为第一时钟发生器的参考时钟;第一时钟发生器用于以所述低频时钟信号中的一路作为参考时钟,生成多路高频时钟信号。
【技术特征摘要】
1.一种同源同步时钟电路,其特征在于,包括有源晶振、第一时钟分频器和第一时钟发生器;所述有源晶振用于提供时钟源信号;第一时钟分频器用于根据有源晶振输出的时钟源信号生成多路同步的低频时钟信号,所述低频时钟信号可直接作为处理器的系统时钟使用,也可作为第一时钟发生器的参考时钟;第一时钟发生器用于以所述低频时钟信号中的一路作为参考时钟,生成多路高频时钟信号。2.如权利要求1所述的同源同步时钟电路,其特征在于,还包括第二时钟分频器和第二时钟发生器;所述第二时钟发生器用于以第一时钟发生器生成的高频时钟信号中的一路为参考源,输出多路同步的高频时钟信号;所述高频时钟信号可作为处...
【专利技术属性】
技术研发人员:刘小进,张军波,李家君,陈公仆,刘嘉祥,高佳隽,陈航,卜兴华,
申请(专利权)人:湖北三江航天红峰控制有限公司,
类型:发明
国别省市:湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。