具有多个装置的系统中的时钟再生和时序方法以及具有可变数据对准的存储器控制器制造方法及图纸

一个系统包括存储器控制器和串联的多个半导体装置。每个装置存储数据。控制器提供用于同步装置操作的时钟。每个装置包括用使能信号选择性地使能或禁用的锁相环（ＰＬＬ）。用使能信号使能所选装置的ＰＬＬ，将其他装置的ＰＬＬ禁用。使能的ＰＬＬ提供具有９０°倍数相移的多个再生时钟。数据传输和至少一个再生的时钟同步。在禁用ＰＬＬ的装置中，数据传输和输入时钟同步。使能和禁用的ＰＬＬ使装置分别为源同步时钟和公共同步时钟。分配给最后一个装置的装置标示符的最低有效位确定时钟对准：由控制器产生和数据边沿对准或中心对准的时钟。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及装置。具体而言，本专利技术涉及具有多个装置的系统以及用于再生该系 统所用时钟的方法。而且，本专利技术涉及半导体装置。具体而言，本专利技术涉及具有多个半导体 装置的系统以及用于这种系统的时序和时钟方法。
技术介绍
电子设备使用如存储器装置的半导体装置。存储器装置可以包括随机存取存储器 (RAM)、闪速存储器(例如NAND闪存装置、NOR闪存装置)以及用于存储数据或信息的其他 类型的存储器。电路板上的存储器系统设计用于既实现高密度又实现高速操作，以满足各种应用 的要求。可用于在电路板上实现高密度存储器系统的两种设计技术包括串联互联结构和多 点连接(multi-drop)总线互联结构。这些设计技术通过使许多存储器装置连接到一个存 储器控制装置来解决密度问题。一种设计技术是多点连接总线互联结构，其中，多个存储器 装置并联到存储器控制器。另一种设计技术是多个存储器装置的串联。包括存储器的系统中可以使用各种时钟方法。使用公共源时钟时，由于这种结构 的并联性质，时钟信号会出现失真。同时，其具有几个偏斜因子(skew factor)，许多装置连 接成多点连接形式时，工作频率范围有限，本文档来自技高网...

【技术保护点】
一种用于传输具有由输入时钟信号的转换所确定的周期的数据的装置，所述装置包括：时钟电路，配置为：响应于所述输入时钟信号提供多个再生的时钟信号，所述多个再生的时钟信号的相位相对于所述数据彼此不同地偏移，以及响应于所述多个再生的时钟信号中的至少一个产生输出时钟信号；以及同步电路，用于使所述数据传输和至少一个所述再生的时钟信号同步，在所述数据周期内发生所述输出时钟信号的转换。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：潘弘柏，P吉利厄姆，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：CA[加拿大]