使用外部时钟源时的功率优化制造技术

可通过将所要时钟振荡器频率范围编程到数字装置的配置存储器中来使所述数字装置的逻辑电路偏置以在特定外部时钟频率范围上操作。另外，还可将时钟源选择编程到配置寄存器中。接着配置偏置电路，使得所述数字装置的内部逻辑将在所述所要时钟振荡器频率范围上操作。可使用非易失性存储器来存储所述配置存储器的内容，以便在所述数字装置掉电期间保持所述配置。所述非易失性存储器可为可编程熔丝链、电可擦除且可编程存储器（ＥＥＰＲＯＭ）、快闪存储器等。

【技术实现步骤摘要】
【国外来华专利技术】相关专利申请案本申请案主张提姆·菲尼克斯(Tim Phoenix)、伊戈尔·伏叶伏大(Igor Wojewoda)和帕万·库玛·班达鲁帕里(Pavan Kumar Bandarupalli)在2007年5月3日申请的标题为“针对外部时钟源的功率优化(Power Optimization for External Clock Sources)”的第60/915,713号共同拥有美国临时专利申请案的优先权，该案特此出于所有目的以引用的方式并入本文中。
本专利技术涉及具有以不同时钟速度运行的能力的数字装置，且更明确地说，涉及针对选定外部时钟速度优化数字装置的功率消耗和操作。
技术介绍
目前技术的具有数字处理器(例如微控制器、微处理器、数字信号处理器(DSP)等)和/或外围模块(例如存储器、模-数转换器、数-模转换器、产业标准接口，例如以太网、火线、光纤通道等)的数字装置在经配置以使用外部时钟时，数字装置设计假定外部时钟将在与数字装置的最快可能操作速度相当的时钟频率下运行。数字装置中的电路的偏置(其取决于装置操作的频率)必须假定最坏情况的设计情境，且因此被设置为最高功率模式，以便能够适应最快可能的装置操作频率。这对于数字装置中的功率利用和功率消耗来说是浪费的。
技术实现思路
因此，需要通过提供配置数字装置的方式来克服现存技术的上文所识别的问题以及其它缺点和不足，所述数字装置包括数字处理器和/或外围模块、支持逻辑以及用于在较宽范围的外部时钟频率上最佳利用功率的配置和时钟电路。根据本专利技术的教示，本文预期使用外部时钟源基于操作的所要频率范围来选择数字装置的操作参数。所述数字装置可针对外部时钟速度配置而编程，所述外部时钟速度配置指定将用来操作所述数字装置的最大外部时钟源频率(速度)。一旦可用于数字装置的最大外部时钟速度为已知，就可针对最佳且/或最经济的性能(例如，最低动态功率消耗)而优化数字装置中所有受影响的电路，其将允许数字装置以令人满意的方式在外部时钟频率范围(预期最大时钟速度)上操作。数字装置的编程可以许多形式来实现，例如(但不限于)对数字装置中的-->配置寄存器进行编程，此配置寄存器可为易失性的，且/或与非易失性存储器组合，例如将外部时钟速度配置保存在非易失性存储器(例如，电可擦除可编程存储器(EEPROM)、快闪存储器、可编程熔丝链等)中。根据本专利技术的特定实例实施例，数字装置可包括：数字功能件，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以在不同时钟振荡器频率范围上操作数字功能件；逻辑电路，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以在不同时钟振荡器频率范围上操作逻辑电路；以及配置寄存器，其用于存储用于选择数字功能件和逻辑电路的可调节功率和速度参数的可编程配置位。附图说明可通过参考结合附图进行的以下描述来获得对本专利技术的更全面理解，其中：图1说明根据本专利技术特定实例实施例的可针对不同外部时钟速度可编程地配置的数字装置的示意性框图；图2说明根据本专利技术另一特定实例实施例的可针对不同外部时钟速度可编程地配置且具有用于保持经编程的配置的非易失性存储器的数字装置的示意性框图；以及图3说明根据本专利技术的教示的可在图1和图2所示的数字装置中使用的配置寄存器的框图的特定实例实施例，以及一些特定实例速度和功率配置选项的表格。虽然本专利技术容易具有各种修改和替代形式，但已在图中展示且本文详细描述了本专利技术的特定实例实施例。然而，应理解，本文对特定实例实施例的描述无意将本专利技术限于本文所揭示的特定形式，而是相反，本专利技术将涵盖如由所附权利要求书界定的所有修改和均等物。具体实施方式现在参看图式，其示意性地说明特定实例实施例的细节。图中的相同元件将由相同编号表示，且类似元件将由具有不同小写字母后缀的相同编号表示。参看图1，其描绘根据本专利技术特定实例实施例的可针对不同外部时钟速度可编程地配置的数字装置的示意性框图。数字装置(大体由标号100表示)可包括数字功能件102、逻辑电路112、速度与功率配置电路110、配置寄存器104和时钟电路116。时钟电路116可经配置以接收外部时钟108，或充当内部振荡器，其频率由外部晶体118或电阻器-电容器定时电路(未图示)确定。配置寄存器104可经由(例如但不限于)编程总线106以配置信息编程，所述编程总线106可包括串行或并行数据。配置寄存器104可在装置100的启动期间、在外部时钟108的速度将要改变的任何时间、及/或在检测到外部时钟-->108的速度改变后进行编程。对配置寄存器104的编程可从另一装置(未图示)提供，及/或内嵌在启动程序(例如，通电复位(POR)、操作程序等)中。数字功能件102可为数字处理器，例如微控制器、微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)等，和/或外围模块，例如存储器、模-数转换器、数-模转换器、产业标准接口，例如以太网、火线、光纤通道等。速度与功率配置电路110可个别地或以组合方式调节数字功能件102、逻辑电路112的功率和/或速度、随机存取存储器读出放大器操作速度、欠电压复位(BOR)响应速度与功率消耗关系、模拟电路转换速率等。参看图2，其描绘根据本专利技术特定实例实施例的可针对不同外部时钟速度可编程地配置且具有用于保持经编程的配置的非易失性存储器的数字装置的示意性框图。具有非易失性存储器的装置(大体由编号200表示)可包括数字功能件102、逻辑电路212、速度与功率配置电路110、配置寄存器204、非易失性配置存储器214和时钟电路116。时钟电路116可经配置以接收外部时钟108，或为内部振荡器，其频率由外部晶体118或电阻器-电容器定时电路(未图示)确定。配置寄存器204可经由(例如但不限于)编程总线106以配置信息编程，所述编程总线106可包括串行或并行数据。配置寄存器204可在装置100的启动期间、在外部时钟108的速度将要改变的任何时间、且/或在检测到外部时钟108的速度改变后编程。配置寄存器204的编程可从另一装置(未图示)提供，且/或内嵌在启动程序(例如，通电复位(POR)、操作程序等)中。配置寄存器204可为单独的，或为非易失性配置存储器214(例如可编程熔丝、电可擦除且可编程只读存储器(EEPROM)、快闪存储器等)的一部分。编程到配置寄存器204中的配置信息可存储在非易失性配置存储器214中，且从而在掉电或复位条件期间保持。参看图3，其描绘根据本专利技术的教示的可用于图1和图2所示的数字装置中的配置寄存器的框图的特定实例实施例，以及一些特定实例速度和功率配置选项的表格。可将时钟振荡器源的选择编程到配置寄存器104的振荡器配置部分104b中，且可将操作的预期时钟振荡器频率范围编程到配置寄存器104的振荡器频率范围部分104a中。举例来说，可通过在配置寄存器104的振荡器配置部分104b中将位设置为二进制11来停用主时钟振荡器。可通过在配置寄存器104的时钟振荡器配置部分104b中将位设置为二进制10来使主时钟振荡器处于第一时钟振荡器模式。可通过在配置寄存器104的时钟振荡器配置部分104b中将位设置为二进制01来使主时钟振荡本文档来自技高网...

【技术保护点】
一种数字装置，其包括：　数字功能件，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以用于在不同的时钟振荡器频率范围上操作所述数字功能件；　逻辑电路，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选 择以用于在所述不同的时钟振荡器频率范围上操作所述逻辑电路；以及　配置寄存器，其用于存储用于选择所述数字功能件和逻辑电路的所述可调节的功率和速度参数的可编程配置位。

【技术特征摘要】
【国外来华专利技术】US 2007-5-3 60/915,713;US 2007-10-1 11/865,1481.一种数字装置，其包括：数字功能件，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以用于在不同的时钟振荡器频率范围上操作所述数字功能件；逻辑电路，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以用于在所述不同的时钟振荡器频率范围上操作所述逻辑电路；以及配置寄存器，其用于存储用于选择所述数字功能件和逻辑电路的所述可调节的功率和速度参数的可编程配置位。2.根据权利要求1所述的数字装置，其进一步包括非易失性可编程存储器，用于存储用于选择所述数字功能件和逻辑电路的所述可调节功率和速度参数的所述经编程的配置位。3.根据权利要求1所述的数字装置，其中所述配置寄存器耦合到配置总线。4.根据权利要求3所述的数字装置，其中所述配置总线为串行数据总线。5.根据权利要求3所述的数字装置，其中所述配置总线为并行数据总线。6.根据权利要求2所述的数字装置，其中所述非易失性可编程存储器为多个可编程熔丝链。7.根据权利要求2所述的数字装置，其中所述非易失性可编程存储器为电可擦除且可编程只读存储器(EEPROM)。8.根据权利要求2所述的数字装置，其中所述非易失性可编程存储器为快闪存储器。9.根据权利要求1所述的数字装置，其中所述逻辑电路耦合到外部时钟振荡器。10.根据权利要求1所述的数字装置，其中所述不同的振荡器时钟频率范围中的第一者包括小于100kHz的时钟频率。11.根据权利要求1所述的数字装置，其中所述不同的振荡器时钟频率范围中的第二者包括在约100kHz到约8MHz之间的时钟频率。12.根据权利要求1所述的数字装置，其中所述不同的振荡器时钟...

【专利技术属性】
技术研发人员：蒂姆菲尼克斯，伊戈尔沃耶沃达，帕万库玛尔班达鲁帕利，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：US[美国]