配线电路基板及其制造方法技术

本发明专利技术提供一种配线电路基板及其制造方法。在支承基板上形成有第1绝缘层。第1绝缘层包括第1部分和第2部分。第2部分具有比第1部分的厚度小的厚度。在第1绝缘层的第2部分上形成有具有比支承基板的导电率高的导电率的接地层。接地层与支承基板电连接。以覆盖接地层的方式在第1绝缘层上形成有第2绝缘层。以与第1绝缘层的第1部分和第2部分重叠的方式在第2绝缘层上形成有写入用配线图案。

【技术实现步骤摘要】
配线电路基板及其制造方法
本专利技术涉及配线电路基板及其制造方法。
技术介绍
以往以来，各种电气设备或电子设备使用配线电路基板。在日本特开2010-3893号公报中记载有硬盘驱动装置的致动器所使用的悬挂基板作为配线电路基板。在日本特开2010-3893号公报的配线电路基板中，在悬挂主体部上形成有第1绝缘层。在第1绝缘层上隔开间隔地平行形成有第1配线图案和第2配线图案。在第1绝缘层上的位于第1配线图案和第2配线图案的两侧的区域形成有第2绝缘层。在第2绝缘层上的靠第2配线图案侧的区域形成有第3配线图案，在第2绝缘层上的靠第1配线图案侧的区域形成有第4配线图案。通过第1配线图案和第3配线图案在预定部位彼此连接，构成第1写入用配线图案。通过第2配线图案和第4配线图案在预定部位彼此连接，构成第2写入用配线图案。第1写入用配线图案和第2写入用配线图案构成一对信号线路对。在日本特开2010-3893号公报的配线电路基板中，第1配线图案和第2配线图案形成于比第3配线图案和第4配线图案低的位置。因而，与第1配线图案～第4配线图案形成于同一平面上的情况相比，第1配线图案～第4配线图案间的距离变长。因此，本文档来自技高网...

【技术保护点】
一种配线电路基板，其具备：支承基板，其由导电性材料形成；第1绝缘层，其形成于所述支承基板上，包括具有第1厚度的第1部分和具有比所述第1厚度小的第2厚度的第2部分；接地层，其以与所述支承基板电连接的方式形成于所述第1绝缘层的所述第2部分，具有比所述支承基板的导电率高的导电率；第2绝缘层，其以覆盖所述接地层的方式形成于所述第1绝缘层上；上部配线图案，其以与所述第1绝缘层的所述第1部分和所述第2部分重叠的方式形成于所述第2绝缘层上。

【技术特征摘要】
2016.05.18 JP 2016-0997131.一种配线电路基板，其具备：支承基板，其由导电性材料形成；第1绝缘层，其形成于所述支承基板上，包括具有第1厚度的第1部分和具有比所述第1厚度小的第2厚度的第2部分；接地层，其以与所述支承基板电连接的方式形成于所述第1绝缘层的所述第2部分，具有比所述支承基板的导电率高的导电率；第2绝缘层，其以覆盖所述接地层的方式形成于所述第1绝缘层上；上部配线图案，其以与所述第1绝缘层的所述第1部分和所述第2部分重叠的方式形成于所述第2绝缘层上。2.根据权利要求1所述的配线电路基板，其中，所述上部配线图案沿着第1方向延伸，所述第1绝缘层具有多个所述第1部分，并且具有多个所述第2部分，所述多个第1部分和所述多个第2部分沿着所述第1方向交替地排列。3.根据权利要求1或2所述的配线电路基板，其中，在所述支承基板形成有与所述第1绝缘层的所述第1部分重叠的第1开口部，在所述接地层形成有与所述第1开口部重叠的第2开口部。4.一种配线电路基板，其具备：支承基板，其由导电性材料形成；接地层，其形成于所述支承基板上的第1区域，并且具有比所述支承基板的导电率高的导电率；第1绝缘层，其形成于所述支承基板上的与第1区域不同的第2区域；第2绝缘层，其形成于所述接地层和所述第1绝缘层上；上部配线图案，其以与所述支承基板的所述第1区域和所述第2区域重叠的方式形成于所述第2绝缘层上。5.根据权利要求4所述的配线电路基板，其中，所述上部配线图案沿着第1方向延伸，所述支承基板具有多个所述第1区域，并且具有多个所述第2区域，所述多个第1区域和所述多...

【专利技术属性】
技术研发人员：山内大辅，田边浩之，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：日本,JP