一种功率半导体器件结构及其制造方法技术

本发明专利技术涉及一种功率半导体器件结构，包括基板和镶嵌在基板中的芯片阵列，所述芯片阵列和基板的上表面上设置有用于将所述芯片阵列中的芯片的一端并联的顶部公共电极，所述芯片阵列和基板的下表面上设置有用于将所述芯片阵列中的芯片的另一端并联的底部公共电极。

【技术实现步骤摘要】
一种功率半导体器件结构及其制造方法
本专利技术涉及半导体器件
，更具体地，涉及一种功率半导体器件结构及其制造方法。
技术介绍
功率半导体器件是现代电力电子系统的核心，其成本很大程度上取决于芯片的制造成本。目前，绝大多数商用化的功率半导体器件芯片均是基于单晶硅晶圆进行制造的。在一个晶圆上集成的功率半导体器件芯片越多，则生产过程中一次可批量化处理的功率半导体器件芯片数越多，每颗功率半导体器件芯片的成本越低。基于这一业界共识，缩小功率半导体器件芯片面积和使用大尺寸晶圆是降低功率半导体器件芯片制造成本最直接的两项手段。功率半导体器件芯片的面积受最高工作温度的限制，存在其物理极限。功率半导体器件的最高工作温度理论上不得高于半导体材料的本征温度，当半导体材料中的本征载流子浓度接近器件内部的掺杂浓度时，PN结将失去阻断电流的能力，从而使器件失效。目前，无论是以功率金属氧化物场效应晶体管(MOSFET)为代表的多数载流子器件，还是以绝缘栅双极晶体管(IGBT)为代表的少数载流子器件，其芯片面积都已经接近其理论下限，不存在大幅度降低的空间。另一方面，用于制造功率半导体器件的单晶硅晶圆尺寸虽然一直在增长，但增速极其缓慢，过去50年中工业界使用的晶圆直径平均每年仅增长6％左右。目前业界能使用的最大单晶硅晶圆直径为12英寸，由于材料和配套设备尚不成熟，18英寸晶圆预计要到2021年才能投入使用。综上所述，基于现有技术发展轨迹，功率半导体器件成本受芯片面积和晶圆尺寸的限制，在未来已不存在大幅度下降的空间。
技术实现思路
本专利技术为解决以上现有技术提供的功率半导体器件的制造成本受芯片面积、单晶硅晶圆尺寸的限制而不能降低的技术缺陷，提供了一种功率半导体器件结构。为实现以上专利技术目的，采用的技术方案是：一种功率半导体器件结构，包括基板和镶嵌在基板中的芯片阵列，所述芯片阵列和基板的上表面上设置有用于将所述芯片阵列中的芯片的一端并联的顶部公共电极，所述芯片阵列和基板的下表面上设置有用于将所述芯片阵列中的芯片的另一端并联的底部公共电极。上述方案中，功率半导体器件是由镶嵌在基板上的芯片阵列构成的，其制造的尺寸仅仅与基板的尺寸相关，而与单晶硅晶圆的尺寸无关，因此本专利技术提供的功率半导体器件结构与现有技术相比，其尺寸更大，且制造成本更低。同时，本专利技术还提供了一种以上功率半导体器件结构的制造方法，其具体的方案如下：S1.在陶瓷基板上钻取多个孔；S2.将陶瓷基板烧结硬化；S3.将直径大于上述孔的直径的单晶硅小球镶嵌于陶瓷基板上；S4.在陶瓷基板的正面及反面涂覆玻璃胶；S6.使玻璃胶在高温下硬化；S7.对陶瓷基板的正面进行研磨、抛光使其正面平整；S8.对陶瓷基板的反面进行研磨、抛光使其反面平整；S9.经过对陶瓷正反面的研磨、抛光后，在单晶硅小球剩余的部分上制造芯片；S10.在陶瓷基板和芯片的上表面上淀积金属并进行图形化，形成顶部公共电极；S11.在陶瓷基板和芯片的下表面上淀积金属并进行图形化，形成底部公共电极。与现有技术相比，本专利技术的有益效果是：本专利技术提供的功率半导体器件结构通过在基板上集成芯片阵列，来解决功率半导体器件的大尺寸制造及降低制造成本的技术难题。附图说明图1是现有技术提供的功率半导体器件100及其对应的晶圆的俯视图。图2是现有技术提供的功率半导体器件100的截面图。图3是本专利技术的一个实施例的功率半导体器件300的俯视图。图4是功率半导体器件300的截面图。图5是功率半导体器件300的等效电路图。图6是本专利技术的另一个实施例的功率半导体器件600的等效电路图。图7是本专利技术的再一个实施例的功率半导体器件700的等效电路图。图8是本专利技术提供的功率半导体器件制造方法的前端工艺流程图。具体实施方式本专利技术的附图用于描述本专利技术的各种方面或特征，其中相同的参考标号始终用于指代相同的器件或组成部分。在本说明书中，阐述了许多具体细节以便提供对本专利技术的透彻理解。然而，应理解，可以在没有这些具体细节的情况下，或者利用其它方法、组件、材料等实现本专利技术的特定方面。实施例1图1是现有技术提供的功率半导体器件100及其对应的晶圆的俯视图。如图所示，晶圆上呈等间距地排列有大量相同的器件芯片，其中包括器件芯片100。各器件芯片之间相隔有划片道，在封装时不同的器件芯片即是沿着划片道被切割开，划片道的尺寸一般为数十微米，远小于器件芯片的尺寸。因此，一个晶圆上能够放置的器件芯片数仅取决于器件芯片的大小和晶圆的大小。如前文所述，目前产业界能够使用的单晶硅晶圆的直径最大仅12英寸，而功率半导体器件芯片的面积目前已经逐渐接近理论下限。因此，对于基于单晶硅晶圆制造的功率半导体器件100而言，其制造成本按照现有技术路径已经没有大幅度下降的空间。图2是现有技术提供的功率半导体器件芯片100的截面图。器件芯片100是一个PiN二极管。器件芯片100的有源区位于芯片中央位置，围绕有源区的是结终端区。有源区由阳极221、与阳极221形成欧姆接触的p+区211、与p+区211形成pn结的n-区212、n-区212下方的n+区213、n+区213下方的阴极222构成。在硅中，一般将掺杂浓度高于1018/cm-3的区域称为重掺杂区，以n+及p+标示；而将掺杂浓度低于1017/cm-3的区域称为轻掺杂区，以n-及p-标示，以上是业界常识，下文中不再重复说明。对于不同种类的功率半导体器件芯片而言，其有源区的结构是不同的，但是其结终端区的结构是相同或类似的。结终端区的作用在于缓解有源区边缘的电场尖峰，并且使有源区与划片道隔离开。器件芯片100的结终端区包括覆盖在芯片表面的钝化层231、垂直方向上位于钝化层231以下并在水平方向上处于芯片最外围的场截止环223、位于钝化层231和n-区212之间的介质层232、阳极221搭在介质层232上的一部分、n-区212、n-区212下方的重掺杂n+区213、n+区213下方的阴极222。钝化层231的作用是防止环境中的水汽、可移动电荷进入芯片内部造成器件性能退化。场截止环223的作用是防止器件阻断状态下的耗尽区沿n-区212上表面扩展至芯片边缘，因为边缘位置在划片时往往会产生很多机械损伤，这些机械损伤一旦位于耗尽区中，将作为电子-空穴对的产生中心，造成器件阻断状态下的漏电流增加。阳极221搭在介质层232上的一部分作为场板，其作用是在器件100阻断状态下缓解p+区211终止位置的电场尖峰，提升器件芯片100对电压的阻断能力。图3是本专利技术的一个实施例的功率半导体器件芯片300的俯视图。器件芯片300是一个PiN二极管。器件300区别于器件芯片100的一个特征在于，器件300是由多个PiN二极管并联而成的，并且这些PiN二极管都镶嵌在陶瓷基板433中。陶瓷基板433作为这些小型PiN器件的载体，其面积不受单晶材料生长的制约，仅受设备能够兼容的最大衬底尺寸的限制。在显示面板行业中，设备能够兼容的衬底尺寸可达3米以上，其面积是12英寸单晶硅晶圆的100倍以上。因此，如果器件芯片300与器件芯片100有相同的电压、电流等级和相近的面积，单个陶瓷基板433上能够放置的器件芯片300数将远大于单个单晶硅晶圆上能够放置的器件100数。为便于加工制造，陶瓷基板433一般采用低温共烧陶本文档来自技高网...

【技术保护点】
一种功率半导体器件结构，其特征在于：包括基板和镶嵌在基板中的芯片阵列，所述芯片阵列和基板的上表面上设置有用于将所述芯片阵列中的芯片的一端并联的顶部公共电极，所述芯片阵列和基板的下表面上设置有用于将所述芯片阵列中的芯片的另一端并联的底部公共电极。

【技术特征摘要】
1.一种功率半导体器件结构，其特征在于：包括基板和镶嵌在基板中的芯片阵列，所述芯片阵列和基板的上表面上设置有用于将所述芯片阵列中的芯片的一端并联的顶部公共电极，所述芯片阵列和基板的下表面上设置有用于将所述芯片阵列中的芯片的另一端并联的底部公共电极。2.根据权利要求1所述的功率半导体器件结构，其特征在于：所述芯片阵列中的芯片为整流器件，其一端与顶部公共电极连接，另一端与底部公共电极连接。3.根据权利要求2所述的功率半导体器件结构，其特征在于：所述整流器件为PiN二极管、肖特基二极管或MPS二极管，所述PiN二极管、肖特基二极管或MPS二极管的阳极与顶部公共电极连接；PiN二极管、肖特基二极管或MPS二极管的阴极与底部公共电极连接。4.根据权利要求1所述的功率半导体器件结构，其特征在于：所述芯片阵列中的芯片为开关器件，所述开关器件为功率MOSFET管、IGBT管、三极管或晶闸管；所述设置在芯片阵列和基板上表面上的顶部公共电极包括第一公共电极和第二公共电极，功率MOSFET管的栅极、IGBT管的发射极、三极管的发射极或晶闸管的发射极与第一公共电极连接，功率MOSFET管的源极、IGBT管的基极、三极管的基极或晶闸管的基极与第二公共电极连接，功率MOSFET管的漏极、IGBT管的集电极、三极管的集电极或晶闸管的集电极与底部公共电极连接。5.根据权利要求1所述的功率半导体器件结构，其特征在于：所述芯片阵列中的芯片包...

【专利技术属性】
技术研发人员：王凯，周贤达，单建安，
申请(专利权)人：广东顺德中山大学卡内基梅隆大学国际联合研究院，中山大学，
类型：发明
国别省市：广东,44