半导体封装组件制造技术

本发明专利技术实施例提供一种半导体封装组件，可包括：基板；位于所述基板上的第一衬垫和第二衬垫；安装在所述基板上的逻辑芯片，所述逻辑芯片包括耦接于所述第二衬垫的第一逻辑芯片衬垫；安装在所述基板上的存储器芯片，所述存储器芯片包括第一存储器芯片衬垫和第一再分配层轨迹；其中，所述第一再分配层轨迹包括第一端和第二端，所述第一端通过所述第一存储器芯片衬垫耦接于所述第一衬垫，所述第二端耦接于所述第二衬垫而非所述第一衬垫；其中，所述第一衬垫和所述第二衬垫为接地衬垫。实施本发明专利技术实施例，可在存储器芯片的再分配层轨迹长度较长时，改善信号的完整性和减少耦合噪声。

Semiconductor package

The embodiment of the invention provides a semiconductor package, which includes: a substrate; the substrate is located on the first pad and the second pad; logic chip mounted on the substrate, the logic chip includes a first logic chip pad is coupled to the second pad; memory chip mounted on the substrate last, the memory chip includes a first memory chip pad redistribution layer and the first track; among them, the first track redistribution layer includes a first end and a second end, the first end through the first memory chip pad is coupled to the first pad, the second end is coupled to the second pad the first non liner; among them, the first pad and the second pad for the grounding pad. Embodiments of the present invention can improve signal integrity and reduce coupling noise when the length of the redistribution layer of the memory chip is longer.

【技术实现步骤摘要】

本专利技术涉及半导体封装
，尤其涉及半导体封装组件结构。
技术介绍
为了确保电子产品和通信设备的小型化和多功能，期望半导体封装具有小的尺寸，以支持多针(mluti-pin)连接、高速率以及高功能。多功能系统级封装(SystemInPackage，SIP)通常要求集成离散的逻辑芯片(logicdie)和存储器芯片(memorydie)。所述存储器芯片通常使用较长的再分配层(RedistributionLayer，RDL)接地轨迹作为所述存储器芯片和所述逻辑芯片的连接。但是，在用于无线频率应用的系统级封装设计时，所述较长的再分配层接地轨迹带来不期望的信号完整性问题和噪声耦合问题。因此，需要一种新型的半导体封装组件。
技术实现思路
本专利技术提供半导体封装组件结构，可在存储器芯片的再分配层轨迹长度较长时，改善信号的完整性和减少耦合噪声。本专利技术实施例提供的一种半导体封装组件，可包括：基板；位于所述基板上的第一衬垫和第二衬垫；安装在所述基板上的逻辑芯片，所述逻辑芯片包括耦接于所述第二衬垫的第一逻辑芯片衬垫；安装在所述基板上的存储器芯片，所述存储器芯片包括第一存储器芯片衬垫和本文档来自技高网...

【技术保护点】
一种半导体封装组件，其特征在于，包括：基板；位于所述基板上的第一衬垫和第二衬垫；安装在所述基板上的逻辑芯片，所述逻辑芯片包括耦接于所述第二衬垫的第一逻辑芯片衬垫；安装在所述基板上的存储器芯片，所述存储器芯片包括第一存储器芯片衬垫和第一再分配层轨迹；其中，所述第一再分配层轨迹包括第一端和第二端，所述第一端通过所述第一存储器芯片衬垫耦接于所述第一衬垫，所述第二端耦接于所述第二衬垫而非所述第一衬垫；其中，所述第一衬垫和所述第二衬垫为接地衬垫。

【技术特征摘要】
2016.03.11 US 62/306,659;2017.01.20 US 15/411,0771.一种半导体封装组件，其特征在于，包括：基板；位于所述基板上的第一衬垫和第二衬垫；安装在所述基板上的逻辑芯片，所述逻辑芯片包括耦接于所述第二衬垫的第一逻辑芯片衬垫；安装在所述基板上的存储器芯片，所述存储器芯片包括第一存储器芯片衬垫和第一再分配层轨迹；其中，所述第一再分配层轨迹包括第一端和第二端，所述第一端通过所述第一存储器芯片衬垫耦接于所述第一衬垫，所述第二端耦接于所述第二衬垫而非所述第一衬垫；其中，所述第一衬垫和所述第二衬垫为接地衬垫。2.如权利要求1所述的半导体封装组件，其特征在于，所述第一存储器芯片衬垫和所述第一衬垫均靠近所述存储器芯片的第一侧设置。3.如权利要求2所述的半导体封装组件，其特征在于，所述第一逻辑芯片衬垫和所述第二衬垫靠近所述存储器芯片的第二侧设置，其中，所述第二侧与所述第一侧不同。4.如权利要求1所述的半导体封装组件，其特征在于，所述第一存储器芯片衬垫通过第一导电路径耦接于所述第一衬垫。5.如权利要求4所述的半导体封装组件，其特征在于，所述第二端通过第二导电路径耦接于所述第二端。6.如权利要求5所述的半导体封装组件，其特征在于，所述第一逻辑芯片通过第三导电路径耦接于所述第一逻辑芯片衬垫，其中，所述第三导电路径不同于所述第一导电路径和所述第二导电路径。7.如权利要求1所述的半导体封装组件，其特征在于，所述第一再分配层轨迹为接地轨迹。8.如权利要求1所述的半导体封装组件，其特征在于，所述第一再分配层轨迹设置在单层结构上。9.如权利要求1所述的半导体封装组件，其特征在于，所述存储器芯片直接位于所述逻辑芯片上。10.如权利要求1所述的半导体封装组件，其特征在于，所述存储器芯片设置在所述逻辑芯片旁边。11.如权利要求1所述的半导体封装组件，其特征在于，所述存储器芯片进一步包括：第二再分配层信号轨迹，包括第三端和第四端，其中，所述第三端耦接于所述存储器芯片的第二存储器芯片衬垫，所述第四端耦接于所述逻辑芯片的第二逻辑芯片衬垫。12.如权利要求11所述的半导体封装组件，其特征在于，所述第二存储器芯片衬垫与所述第一存储器芯片衬垫隔离，所述第二逻辑芯片衬垫与所述第一逻辑芯片衬垫隔离。13.如权利要求11所述的半导体封装组件，其特征在于，所述第二再分配层信号轨迹不与所述第一衬垫或所述第二衬垫耦接。14.如权利要求11所述的半导体封装组件，其特征在于，所述第四端通过所述基板的导电结构耦接于所述第二逻辑芯片衬垫。15.如权利...

【专利技术属性】
技术研发人员：林圣谋，何敦逸，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71