一种半导体器件及其制作方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在图形化的第一多晶硅层和第二多晶硅层上形成底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层；图形化顶部硅化物阻挡层，以定义待形成硅化物的区域；以图形化的顶部硅化物阻挡层为遮蔽层，去述中间硅化物阻挡层位于待形成硅化物的区域内的部分；去除底部硅化物阻挡层位于待形成硅化物的区域内的部分，其中，中间硅化物阻挡层对顶部硅化物阻挡层和底部硅化物阻挡层具有选择性。该制作方法可以提高多晶硅互连层侧壁硅化物形成能力。该半导体器件和电子装置具有电学性能更好。

【技术实现步骤摘要】
一种半导体器件及其制作方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法、电子装置。
技术介绍
随着半导体技术的发展，半导体器件的关键尺寸越来越小，器件密度越来越大。为了进一步提高器件密度，提出了多晶硅局部互连技术(poly-interconnect)，如图4A所示，其原理是通过第二多晶硅层(P2)将诸如源/漏极或栅极的电性连接延伸至诸如STI(浅沟槽隔离结构)的隔离结构上，使得接触孔(CT)可以形成在隔离结构上或部分形成在隔离结构上，因此源漏极的宽度可以缩小，从而极大缩小晶体管尺寸。但是在这种结构中，用于形成局部互连的第二多晶硅层(P2)横跨于第一多晶硅层(P1，例如用于形成栅极的多晶硅层)上，这导致了第二多晶硅层侧壁的硅化能力较差，并且使得方块电阻增加。出现这种问题的一个主要原因是SAB(salicideblock，硅化物阻挡层)刻蚀时各向同性能力较差，使得在第二多晶硅层的侧壁上残留有氧化物(用作SAB的氧化物)，从而使得后续形成硅化物时，第二多晶硅层侧壁的部分区域由于被残留氧化物遮挡而无法形成硅化物，而且方块电阻也因残留的氧化物而增大。如果增加本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在所述图形化的第一多晶硅层和第二多晶硅层上形成底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层；图形化所述顶部硅化物阻挡层，以定义待形成硅化物的区域；以所述图形化的顶部硅化物阻挡层为遮蔽层，去除所述中间硅化物阻挡层位于所述待形成硅化物的区域内的部分；去除所述底部硅化物阻挡层位于所述待形成硅化物的区域内的部分，其中，所述中间硅化物阻挡层对所述顶部硅化物阻挡层和底部硅化物阻挡层具有选择性。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在所述图形化的第一多晶硅层和第二多晶硅层上形成底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层；图形化所述顶部硅化物阻挡层，以定义待形成硅化物的区域；以所述图形化的顶部硅化物阻挡层为遮蔽层，去除所述中间硅化物阻挡层位于所述待形成硅化物的区域内的部分；去除所述底部硅化物阻挡层位于所述待形成硅化物的区域内的部分，其中，所述中间硅化物阻挡层对所述顶部硅化物阻挡层和底部硅化物阻挡层具有选择性。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述底部硅化物阻挡层和顶部硅化物阻挡层为氧化物、中间硅化物阻挡层为氮化物。3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述底部硅化物阻挡层为高温热氧化物，所述顶部硅化物阻挡层为高温热氧化物、等离子体增强氧化物或高温热化物，所述中间硅化物阻挡层为氮化硅。4.根据权利要求1所述的半导体器件的制作方法，其特征在于，在去除所述中间硅化物阻挡层位于所述待形成硅化物的区域内的部分，和去除所述底部硅化物阻挡层位于所述待形成硅化物的区域内的部分时，采用各向同性刻蚀工艺。5.根据权利要求1-4任意一项所述的半导体器件的制作方法，其特征在于，所...

【专利技术属性】
技术研发人员：包小燕，董天化，吴亮，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31