硅光电倍增器上重新图案化传输线制造技术

本发明专利技术公开一种硅光电倍增器阵列，所述硅光电倍增器阵列包括在所述光电倍增管阵列内且位于硅晶片上的多个微单元，所述多个微单元以行和列布置，所述多个微单元中的每一个包括输出端口，并且配置成提供：具有脉冲特征的脉冲波形；与硅晶片层背表面接触的至少一个重新图案化介电层，所述硅晶片具有与所述背表面相对的有源表面；以及多个相应的硅通孔，所述硅通孔将所述硅晶片的所述有源表面上的所述多个微单元中的相应微单元的输出端口连接到设置在所述硅晶片的所述背表面的所述至少一个重新图案化介电层上的多个相应电路线路。本发明专利技术还公开了一种用于制造硅光电倍增器阵列的方法。

Re patterning of transmission lines on silicon photomultiplier

The invention discloses a silicon photomultiplier array, wherein the silicon photoelectric multiplier array included in the photomultiplier tube and is located in a plurality of micro element array on a silicon wafer, a plurality of micro elements arranged in rows and columns, each including a plurality of output ports of the micro unit, and configured to provide: a pulse waveform pulse characteristic; contact with the silicon wafer back surface layer of at least one re patterned dielectric layer, the silicon wafer is provided with a back surface opposite to the active surface; and a plurality of corresponding silicon vias, the silicon through hole to the appropriate output port of the silicon the active surface of the wafer of the plurality of micro unit connected to the micro unit is arranged on the silicon wafer, the back surface of the at least one re patterned dielectric layer on a plurality of corresponding circuit. The invention also discloses a method for manufacturing silicon photomultiplier array.

【技术实现步骤摘要】
硅光电倍增器上重新图案化传输线
本申请涉及硅光电倍增器阵列(siliconphotomultiplierarray)以及制造硅光电倍增器阵列的方法。
技术介绍
存在采用包括微单元(例如，单光子雪崩二极管(singlephotonavalanchediode，SPAD))的光传感器在Geiger模式下操作来进行辐射检测的方法。这些方法中的某些方法已经在大面积器件中实现，例如可以在核探测器中使用。读出像素可以由微单元(microcells)阵列构成，其中每个单独的微单元可以经由100kΩ至1MΩ之间电阻的猝灭电阻器(aquenchingresistor)连接到读出网络，其称为固态光电倍增器(solidstatephotomultiplier，SSPM)、硅光电倍增器(siliconphotomultipliers，SiPM)、多像素光子计数(multi-pixelphotoncounting，MPPC)。当施加到硅光电倍增器(SiPM)的偏压高于击穿电压时，检测到的光子将产生雪崩，APD电容将放电到击穿电压，并且再充电电流将产生信号。通常，与单个光电子(SPE)信号相关联的脉冲形状具有快速上升时间，随后是长下降时间。当检测到快速光脉冲(例如，数十纳秒的数量级)时，所述信号被聚集在形成SiPM器件的像素的大量微单元上。由于单个微单元响应使用检测到光脉冲进行卷积，所得的求和信号脉冲形状具有缓慢的上升时间(例如，几十纳秒)。因此，由于聚合信号对于给定光脉冲的上升时间缓慢，难以用这些器件实现良好的定时分辨率。SiPM可以通过连接到器件的电线或者通过使用硅通孔(TSV)技术中实现的短垂直互连对像素输出进行电连接。微单元可以通过线路连接，并且通常每个微单元(像素)阵列的一个或几个焊盘可以用作输出(电线接合或TSV)。模拟SiPM通常需要前端电子设备来缓冲(和/或放大)来自SiPM的信号以用于进一步处理。其上制造有SiPM的半导体晶片由于其高填充因子要求而具有有限的空间。这种有限的空间使得常规SiPM设备必须具有将单个微单元互连到光电检测器输出的窄电路线路。这些窄电路线路通常是高阻抗传输线，所述高阻抗传输线具有导致脉冲特征(形状、上升时间和下降时间)劣化的失配非连续性(mismatcheddiscontinuities)。基于在光电倍增器阵列内的位置，不同的微单元之间可能具有不同的劣化(degradation)，从而使得检测到的光子事件之间的定时分辨率不准确。
技术实现思路
在一方面，提供一种硅光电倍增器阵列。包括：多个微单元，多个微单元在硅光电倍增器阵列中并位于硅晶片上，多个微单元以行和列布置；多个微单元中的每一个包括输出端口，并配置成提供具有脉冲特征的脉冲波形；与硅晶片层背表面接触的至少一个重新图案化介电层，硅晶片具有与所述背表面相对的有源表面；以及多个相应硅通孔(TSV)，多个相应硅通孔将硅晶片的有源表面上的所述多个微单元中的相应微单元的输出端口连接到设置在硅晶片的背表面上的所述至少一个重新图案化介电层上的多个相应电路线路。优选地，硅光电倍增器阵列，包括构造为传输线的电路线路。优选地，硅光电倍增器阵列，包括邻接至少一个重新图案化层的地平面层。优选地，硅光电倍增器阵列中的介电层包括聚酰亚胺。优选地，电路线路大体上包括铜、镍和金其中之一。另一方面，提供一种制造硅光电倍增器阵列的方法，包括：在硅光电倍增器阵列中制造多个位于硅晶片上的微单元，多个微单元以行和列布置；在硅晶片的背表面上形成至少一个重新图案化介电层，所述背表面与所述硅晶片的有源表面相对；以及产生多个相应硅通孔(TSV)，多个相应硅通孔(TSV)将所述多个微单元中的相应微单元的所述输出端口连接到所述至少一个重新图案化介电层上的多个相应电路线路。优选地，制造硅光电倍增器阵列的方法还包括应用重新图案化技术以产生所述介电表面。优选地，优选地制造硅光电倍增器阵列的方法中重新图案化技术还包括应用液体聚酰亚胺。优选地，制造硅光电倍增器阵列的方法还包括执行光刻图案化工艺和干法蚀刻工艺其中之一以制造所述TSV。优选地，制造硅光电倍增器阵列的方法中多个相应电路线路中的每一个具有在约小于1微米到约大于10微米的范围内的厚度。优选地，制造硅光电倍增器阵列的方法还包括通过蒸发沉积工艺和光刻工艺其中之一形成所述多个电路线路。附图说明图1示出了常规硅光电倍增器像素和阈值检测器电路；图2示出了根据实施例的微单元阵列的配置；以及图3示出了根据实施例的硅光电倍增器的侧视图。具体实施方式除了其上形成有微单元的半导体晶片之外，实施例的器件和方法还提供一个或多个附加层。根据实施例，这些附加层由介电常数比硅半导体晶片低的材料形成。此外，附加层可以包括由铜传输线形成的电路线路，铜传输线为来自各个微单元的输出脉冲提供较低的阻抗。图1示出了包括常规硅光电倍增器像素的电路100，其中微单元是单元的SiPM阵列内的多个微单元88、86中的一个。在一个示例中，示出的微单元可以是在模拟SiPM中以Geiger模式操作的单光子雪崩二极管(SPAD)阵列的一部分。在示出的示例中，模型具有相关联的阴极52和阳极54。模型的微单元部分包括二极管电容58和电流源66，例如可以与光电二极管相关联。示出的示例中的猝灭电路(quenchcircuitry)包括猝灭电阻72和寄生猝灭电容60。该示例中猝灭电路的下游，电路线路阻抗90建模为寄生电阻62和寄生电感64。在该模型中，例如所示的微单元这样的像素的每个单独的APD，通过猝灭电路连接到读出网络，包括典型值介于大约100kΩ到大约1MΩ之间的猝灭电阻(Rq)72。当检测到的光子生成雪崩事件时，产生电流脉冲74，所述微电子二极管电容(Cd)58放电到击穿电压，再充电电流产生可测量的输出信号。单个光电子(SPE)信号的阳极54处的典型脉冲形状92具有快速上升时间(即，急剧上升沿)，随后是较长的下降时间(即，缓慢下降尾部)。SiPM像素可以包括布置成矩阵的多个微单元，其中一些微单元更接近像素的输出端口，而另一些微单元更远离输出端口。存在于像素的输出端口处的脉冲形状的失真/劣化可由来自阵列的不同组成微单元的信号的线路路径中的不连续性和/或阻抗不匹配引起。不连续性和/或阻抗不匹配可能是由以下项造成的：电路线路中的结，其中每个微单元的输出端口连接到电路线路；半导体晶片上的互连电路线路中的线宽变化导致传输线阻抗变化；电路线路阻抗与像素输出端口和/或输出端口连接到的器件之间的不匹配。SiPM像素阵列的单个微单元的几何位置提供了每个脉冲在其微单元和阵列输出之间传播的各种电路线路路径长度。随着阵列变大(例如，大约4×4mm或更大)，由于阻抗不匹配引起的反应，脉冲形状失真会变得更强，这导致被检测到的光子事件之间的定时分辨率降低。图2示出了根据实施例的SiPM像素200中的微单元阵列的配置。微单元210被布置成列，其中相邻的微单元可以被求和到由电路通道线路220形成的读出线。读出线提供来自SiPM阵列的像素输出240。阵列200内的微单元位置的几何形状和位置对来自每个微单元的信号引入不同的线路通道长度(具有相应的不连续性和/或阻抗不匹配)。像素输出240读出线可以连接到加法器(未示出)。从相应本文档来自技高网...

【技术保护点】
一种硅光电倍增器阵列，包括：多个微单元，所述多个微单元在所述硅光电倍增器阵列中并位于硅晶片上，所述多个微单元以行和列布置；所述多个微单元中的每一个包括输出端口，并配置成提供具有脉冲特征的脉冲波形；与硅晶片层背表面接触的至少一个重新图案化介电层，所述硅晶片具有与所述背表面相对的有源表面；以及多个相应硅通孔(TSV)，所述多个相应硅通孔将所述硅晶片的有源表面上的所述多个微单元中的相应微单元的输出端口连接到设置在所述硅晶片的背表面上的所述至少一个重新图案化介电层上的多个相应电路线路。

【技术特征摘要】
2016.05.16 US 15/1555071.一种硅光电倍增器阵列，包括：多个微单元，所述多个微单元在所述硅光电倍增器阵列中并位于硅晶片上，所述多个微单元以行和列布置；所述多个微单元中的每一个包括输出端口，并配置成提供具有脉冲特征的脉冲波形；与硅晶片层背表面接触的至少一个重新图案化介电层，所述硅晶片具有与所述背表面相对的有源表面；以及多个相应硅通孔(TSV)，所述多个相应硅通孔将所述硅晶片的有源表面上的所述多个微单元中的相应微单元的输出端口连接到设置在所述硅晶片的背表面上的所述至少一个重新图案化介电层上的多个相应电路线路。2.根据权利要求1所述的硅光电倍增器阵列，包括构造为传输线的所述电路线路。3.根据权利要求1所述的硅光电倍增器阵列，包括邻接所述至少一个重新图案化层的地平面层。4.根据权利要求1所述的硅光电倍增器阵列，所述介电层包括聚酰亚胺。5.根据权利要求1所述的硅光电倍增器阵列，所述电路...

【专利技术属性】
技术研发人员：JW罗斯，DL麦克丹尼尔，SI多林斯基，S帕利特，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：美国,US