具有双闸薄膜电晶体的无线显示器制造技术

本发明专利技术公开一种显示器，包括：多个画素结构、多个接收端及一处理器。每一个画素结构中包括N个次画素结构，每一次画素结构包括N×N个画素单元，其中N为正整数。每一接收端接收一资料电压，接收端设置在画素结构中。在每一个次画素结构中，接收端个别与N个画素单元电性连接。处理器输出一扫描讯号致能次画素结构写入资料电压。

Wireless display with double gate thin film transistors

The invention discloses a display includes a plurality of pixel structures, a plurality of receiving end and a processor. N sub pixel structure includes every pixel structure, each pixel structure comprises a N * N pixel unit, wherein N is a positive integer. Each receiver receives a data voltage, the receiving end are arranged in the pixel structure. In every pixel structure, receiver and individual pixel unit is electrically connected with N. The processor outputs a scan signal can write data voltage time pixel structure.

【技术实现步骤摘要】
具有双闸薄膜电晶体的无线显示器
本专利技术是有关于一种显示器。
技术介绍
大尺寸显示器设计为现今面板设计潮流之一。然而，大尺寸面板面临许多问题，当大尺寸面板尺寸愈大，走线愈长，且阻值也愈大，因而造成讯号失真。为解决大尺寸面板阻值过大而造成的讯号失真问题，一般而言会将大尺寸面板画面分割成若干区域，且在不影响开口率的前提下，使不同区域显示不同画面，在面板主动阵列区置入接收端线圈，利用无线方式传输资料电压。但因接收端线圈所接收的交流讯号无法直接对画素充电，该交流讯号必须先经过二极管整流，且因二极管整流具有单一方向性，因此须有一颗经时脉讯号控制的薄膜电晶体以重置二极管输出及画素内的电压。除此之外，由于这样的解决方案是利用两个轴向的定址方式输入资料电压，二极管输出电压必须使用两颗薄膜电晶体开关来控制写入画素的时间，此解决方案将包括复杂的电路结构及讯号线。图1绘示传统显示器采用半源极驱动(HalfSourceDriver，HSD)方式的画素电路结构示意图，此画素电路结构包括资料线DL、电晶体A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、A12、A13、A14、A15、A1本文档来自技高网...

【技术保护点】
一种显示器，其特征在于，包括：多个画素结构，其中每一该些画素结构中，包括N个次画素结构，每一该些次画素结构包括N×N个画素单元；多个接收端，每一该些接收端接收一资料电压，该些接收端设置在该些画素结构中，在每一个该些次画素结构中，该些接收端个别与N个画素单元电性连接；以及一处理器，输出一扫描讯号致能该些次画素结构写入该资料电压，其中N为正整数。

【技术特征摘要】
2017.07.05 TW 1061225911.一种显示器，其特征在于，包括：多个画素结构，其中每一该些画素结构中，包括N个次画素结构，每一该些次画素结构包括N×N个画素单元；多个接收端，每一该些接收端接收一资料电压，该些接收端设置在该些画素结构中，在每一个该些次画素结构中，该些接收端个别与N个画素单元电性连接；以及一处理器，输出一扫描讯号致能该些次画素结构写入该资料电压，其中N为正整数。2.如权利要求1所述的显示器，其特征在于，更包括多条闸极线，其中，该些画素单元中每二者包括：一画素电路，该显示器包括M个第X级画素电路，X为1至M的正整数，该两条闸极线定义一级该画素电路，第X级该画素电路个别包括：一第一电晶体，该第一电晶体的一第一端接收该资料电压，该第一电晶体的一第二端与该第一电晶体的该第一端相连；一第二电晶体，该第二电晶体的一第一端连接至该第一电晶体的一第三端，该第二电晶体的一第二端连接至第(2X-1)条闸极线；一第一画素电容，该第一画素电容的一第一端连接至该第二电晶体的一第三端，该第一画素电容的一第二端连接至一共同电位；一第三电晶体，该第三电晶体的一第一端连接至该第一电晶体的该第三端，该第三电晶体的一第二端连接到第2X条闸极线；一第二画素电容，该第二画素电容的一第一端连接到该第三电晶体的一第三端，该第二画素电容的一第二端连接到该共同电位；以及一第四电晶体，该第四电晶体的一第一端连接至该第一电晶体的该第三端，该第四电晶体的一第二端连接至第(2X+1)条闸极线，该第四电晶体的一第三端连接至一参考电位。3.如权利要求2所述的显示器，其特征在于，该处理器提供予各该第(2X+1)条闸极线一重置脉波讯号，该重置脉波讯号的波形依时间先后为一个主脉波及两个次脉波，该处理器提供予其余每条闸极线一普通脉波讯号，该普通脉波讯号的波型为一个该主脉波，其中，该主脉波的脉冲时间宽度是该次脉波脉冲时间宽度的两倍。4.如权利要求3所述的显示器，其特征在于，该第(2X+1)条闸极线的该两个次脉波分别重置该第(2X-1)条闸极线的主脉波及第该2X条闸极线的主脉波。5.如权利要求2所述的显示器，其特征在于，该第一电晶体为二极管连接式薄膜电晶体。6.如权利要求1所述的显示器，其特征在于，更包括多条闸极线，其中该些画素单元中每二者包括一画素电路，并联M个画素电路构成一组并联画素电路，其中M为大于或等于2的正整数，该并联画素电路包括：一整流电晶体，该整流电晶体的一第一端接收该资料电压，该整流电晶体的一第二端连接至该整流电晶体的该第一端；一重置电晶体，该重置电晶体的一第一端连接至该整流电晶体的一第三端，该重置电晶体的一第二端连接至第(2M+1)条闸极线，该重置电晶体的一第三端连接至一参考电位；以及M个第X级画素电路，X为1至M的正整数，各级画素电路个别包括：一第一电晶体，该第一电晶体的一第一端连接该整流电晶体的该第二端，该第一电晶体的一第二端连接至第(2X-1)条闸极线；一第一画素电容，该第一画素电容的一第一端连接至该第一电晶体的一第三端，该第一画素电容的一第二端连接至一共同电位；一第二电晶体，该第二电晶体的一第一端连接至该整流电晶体的该第二端，该第二电晶体的一第二端连接至第2X条闸极线；以及一第二画素电容，该第二画素电容的一第一端连接至该第二电晶体的一第三端，该第二画素电容的一第二端连接至该共同电位。7.如权利要求6所述的显示器，其特征在于，该处理器提供予第(M*E+1)条闸极线一重置脉波讯号，该重置脉波讯号包括2M个次脉波及一个主脉波，其中，该主脉波的脉冲宽度是该次脉波的两倍，该处理器提供予其余每条闸极线一普通脉波讯号，该普通脉波讯号的讯号波形均为一主脉波，且具有普通脉波讯号的各条闸极线的讯号波形不重叠，其中，E为从2开始，依据该并...

【专利技术属性】
技术研发人员：陈福星，李长益，黄郁升，林志隆，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71