半导体结构、自支撑氮化镓层及其制备方法技术

本发明专利技术提供一种半导体结构、自支撑氮化镓层及其制备方法，所述半导体结构的制备方法包括如下步骤：1）提供衬底；2）于所述衬底的上表面形成含镓分解层；3）于步骤2）得到的结构的上表面形成图形化掩膜层；4）将步骤3）得到的结构进行处理，使所述含镓分解层分解重构以得到分解重构叠层；5）于步骤4）得到的结构的上表面形成缓冲层。本发明专利技术的半导体结构的制备方法制备的半导体结构在用于氮化镓生长时，分解重构叠层中的氮化镓晶种层可以为后续氮化镓的生长提供晶种，而重构分解层内部的孔洞不仅有利于后续生长的氮化镓的自剥离，还可以减少后续生长的氮化镓晶格间的应力，可以提高氮化镓的生长质量。

Semiconductor structure, self-supporting GaN layer and preparation method thereof

The present invention provides a semiconductor structure, self-supporting gallium nitride layer and a preparation method thereof and preparation method of the semiconductor structure comprises the following steps: providing a substrate; 1) 2) on the substrate is formed on the upper surface of the decomposition layer containing gallium; 3) in step 2) form a graphical mask surface obtained structure; 4) step 3) the structure of processing, the gallium containing decomposition layer decomposition and reconstruction to obtain the decomposition and reconstruction of laminated; 5) in step 4) are formed on the upper surface of the buffer layer structure. The semiconductor structure preparation method of semiconductor structure of the invention for GaN growth, decomposition and reconstruction in the stack of GaN seed layer for subsequent GaN growth can provide the seed, and the reconstruction is not only the internal decomposition of porous layer self stripping gallium nitride for subsequent growth, but also can reduce stress the subsequent growth of GaN lattice, can improve the quality of GaN growth.

【技术实现步骤摘要】
半导体结构、自支撑氮化镓层及其制备方法
本专利技术属于半导体
，特别是涉及一种半导体结构、自支撑氮化镓层及其制备方法。
技术介绍
第三代半导体材料由于能量禁带一般大于3.0电子伏，又被称为宽禁带半导体。相比于传统的硅基和砷化镓基半导体材料，宽禁带半导体(例如碳化硅、氮化镓、氮化铝及氮化铟等)由于具有特有的禁带范围、优良的光、电学性质和优异的材料性能，能够满足大功率、高温高频和高速半导体器件的工作要求，在汽车及航空工业、医疗、通讯、军事、普通照明及特殊条件下工作的半导体器件等方面具有十分广泛的应用前景。氮化镓作为典型的第三代半导体材料，具有直接带隙宽、热导率高等优异性能而受到广泛关注。氮化镓相较于第一代和第二代半导体材料除了具有更宽的禁带(在室温下其禁带宽度为3.4ev)，可以发射波长较短的蓝光，其还具有高击穿电压、高电子迁移率、化学性质稳定、耐高温及耐腐蚀等特点。因此，氮化镓非常适合用于制作抗辐射、高频、大功率和高密度集成的电子器件以及蓝、绿光和紫外光电子器件。目前，氮化镓半导体材料的研究和应用已成为全球半导体研究的前沿和热点。然而，目前氮化镓的单晶生长困难、价格昂贵，大规模化的同质外延的生长目前仍没有可能。目前，氮化镓的生长大多仍采用异质外延，所选用的异质衬底有硅衬底、碳化硅衬底和蓝宝石衬底；在异质衬底上生长氮化镓会带来晶格失配和热失配导致器件中存在残余应力影响其性能。为了进一步提高器件性能，需要将氮化镓从异质衬底上剥离以得到自支撑氮化镓层。目前所采用的剥离工艺主要有激光剥离、自剥离、机械剥离及化学腐蚀剥离等。其中，激光剥离技术常应用于分离蓝宝石衬底上生长的氮化镓，但是，激光剥离对氮化镓晶体的平整度要求较高，且不易剥离较大尺寸的氮化镓晶体；自剥离技术利用热失配产生的应力作用于外延氮化镓晶体与异质衬底的特定连接处使得外延层和模板断裂分离，但是，现有的自剥离的过程中产生的热应力往往会造成氮化镓外延层的破裂，或者外延层无法剥离，自剥离技术对氮化镓晶体的生长工艺、图形化衬底的设计及制作要求较高，自剥离获得完整的氮化镓晶体成品率较低；机械剥离是使用机械研磨切削除去异质衬底，但是，机械剥离适用于硬度较低且易碎的异质衬底；化学腐蚀剥离应用能除去异质衬底且不易腐蚀氮化镓的化学试剂除去背部的异质衬底，化学剥离要求异质衬底的热稳定好且易于腐蚀。由上可知，激光剥离工艺、机械剥离工艺及化学腐蚀剥离工艺均需在氮化镓生长过程完成之后执行额外的剥离工艺，增加了工艺步骤及工艺复杂程度，从而增加了成本，同时，激光剥离工艺、机械剥离工艺及化学腐蚀剥离工艺对异质衬底均有苛刻的要求，普适性较差；现有的自剥离工艺虽然可以实现异质衬底与氮化镓的自剥离，但剥离过程中会对氮化镓的质量造成影响，成品率较低。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体结构、自支撑氮化镓层及其制备方法，用于解决现有技术中的剥离技术存在的上述问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：1)提供衬底；2)于所述衬底的上表面形成含镓分解层；3)于所述含镓分解层的上表面形成图形化掩膜层；所述图形化掩膜层内形成有若干个开口，所述开口暴露出部分所述含镓分解层；4)将步骤3)得到的结构进行处理，使所述含镓分解层分解重构以得到分解重构叠层，其中，所述分解重构叠层包括内部形成若干个孔洞的重构分解层及位于所述开口暴露出的所述重构分解层上表面的氮化镓晶种层；5)于步骤4)得到的结构的上表面形成缓冲层。作为本专利技术的半导体结构的制备方法的一种优选方案，步骤2)中，所述含镓分解层为氮化镓层或氮化铟镓层。作为本专利技术的半导体结构的制备方法的一种优选方案，步骤4)中，将步骤3)得到的结构置于含氮气氛下进行高温处理，使所述含镓分解层分解重构以得到分解重构叠层，具体包括如下步骤：4-1)将步骤3)得到的结构置于反应装置中；4-2)向所述反应装置内通入氨气或氨气与载气的混合物；4-3)将步骤3)得到的结构加热至处理温度进行处理。作为本专利技术的半导体结构的制备方法的一种优选方案，步骤5)中，形成的所述缓冲层为低温缓冲层、低压缓冲层或高V/III缓冲层。作为本专利技术的半导体结构的制备方法的一种优选方案，所述低温缓冲层的生长温度为800℃～1000℃，所述低温缓冲层的厚度为1μm～100μm；所述低压缓冲层的生长压力为10torr～600torr，所述低压缓冲层的生长温度为900℃～1100℃，所述低压缓冲层的厚度为1μm～100μm；所述高V/III缓冲层的生长V/III为10～700，所述高V/III缓冲层的生长温度为900℃～1100℃，所述高V/III缓冲层的厚度为1μm～100μm。作为本专利技术的半导体结构的制备方法的一种优选方案，步骤1)与步骤2)之间还包括于所述衬底的上表面形成氮化铝层的步骤，所述氮化铝层位于所述衬底与所述含镓分解层之间。作为本专利技术的半导体结构的制备方法的一种优选方案，于所述衬底的上表面形成氮化铝层之后，还包括于所述氮化铝层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述氮化铝层与所述含镓分解层之间。作为本专利技术的半导体结构的制备方法的一种优选方案，步骤1)与步骤2)之间还包括于所述衬底的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述衬底与所述含镓分解层之间。作为本专利技术的半导体结构的制备方法的一种优选方案，步骤2)与步骤3)之间还包括于所述含镓分解层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述含镓分解层与所述图形化掩膜层之间。本专利技术还提供一种半导体结构，所述半导体结构包括：衬底；分解重构叠层，位于所述衬底的上表面；所述分解重构叠层包括内部形成有若干个孔洞的重构分解层及氮化镓晶种层，其中，所述重构分解层位于所述衬底的上表面，所述氮化镓晶种层位于所述重构分解层的上表面；缓冲层，位于所述分解重构叠层的上表面。作为本专利技术的半导体结构的一种优选方案，所述分解重构叠层由氮化镓层或氮化铟镓层于含氮气氛下经高温处理得到。作为本专利技术的半导体结构的一种优选方案，所述半导体结构还包括图形化掩膜层，所述图形化掩膜层内形成有若干个开口，所述氮化镓晶种层位于所述开口内；所述图形化掩膜层位于所述重构分解层与所述缓冲层之间。作为本专利技术的半导体结构的一种优选方案，所述缓冲层为低温缓冲层、低压缓冲层或高V/III缓冲层。作为本专利技术的半导体结构的一种优选方案，所述半导体结构还包括氮化铝层，所述氮化铝层位于所述衬底与分解重构叠层之间。作为本专利技术的半导体结构的一种优选方案，所述半导体结构还包括分解阻挡层，所述分解阻挡层位于所述重构分解层的下表面或位于所述重构分解层的上表面。本专利技术还提供一种自支撑氮化镓层的制备方法，所述自支撑氮化镓层的制备方法包括如下步骤：1)采用如上述任一方案中所述的半导体结构的制备方法制备所述半导体结构；2)在预设生长温度下于所述半导体结构的上表面形成氮化镓层；3)将步骤2)得到的结构的温度降至室温，使所述氮化镓层自动剥离，以得到自支撑氮化镓层。作为本专利技术的自支撑氮化镓层的制备方法的一种优选方案，步骤2)中，于所述半导体结构的上表面形成所述氮化镓层包括如下步骤：2-1)将所述半导体结构置于氢本文档来自技高网...

【技术保护点】
一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括如下步骤：1)提供衬底；2)于所述衬底的上表面形成含镓分解层；3)于所述含镓分解层的上表面形成图形化掩膜层；所述图形化掩膜层内形成有若干个开口，所述开口暴露出部分所述含镓分解层；4)将步骤3)得到的结构进行处理，使所述含镓分解层分解重构以得到分解重构叠层，其中，所述分解重构叠层包括内部形成若干个孔洞的重构分解层及位于所述开口暴露出的所述重构分解层上表面的氮化镓晶种层；5)于步骤4)得到的结构的上表面形成缓冲层。

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括如下步骤：1)提供衬底；2)于所述衬底的上表面形成含镓分解层；3)于所述含镓分解层的上表面形成图形化掩膜层；所述图形化掩膜层内形成有若干个开口，所述开口暴露出部分所述含镓分解层；4)将步骤3)得到的结构进行处理，使所述含镓分解层分解重构以得到分解重构叠层，其中，所述分解重构叠层包括内部形成若干个孔洞的重构分解层及位于所述开口暴露出的所述重构分解层上表面的氮化镓晶种层；5)于步骤4)得到的结构的上表面形成缓冲层。2.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤2)中，所述含镓分解层为氮化镓层或氮化铟镓层。3.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤4)中，将步骤3)得到的结构置于含氮气氛下进行高温处理，使所述含镓分解层分解重构以得到分解重构叠层，具体包括如下步骤：4-1)将步骤3)得到的结构置于反应装置中；4-2)向所述反应装置内通入氨气或氨气与载气的混合物；4-3)将步骤3)得到的结构加热至处理温度进行处理。4.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤5)中，形成的所述缓冲层为低温缓冲层、低压缓冲层或高V/III缓冲层。5.根据权利要求4所述的半导体结构的制备方法，其特征在于：所述低温缓冲层的生长温度为800℃～1000℃，所述低温缓冲层的厚度为1μm～100μm；所述低压缓冲层的生长压力为10torr～600torr，所述低压缓冲层的厚度为1μm～100μm；所述高V/III缓冲层的生长V/III为10～700，所述高V/III缓冲层的厚度为1μm～100μm。6.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤1)与步骤2)之间还包括于所述衬底的上表面形成氮化铝层的步骤，所述氮化铝层位于所述衬底与所述含镓分解层之间。7.根据权利要求6所述的半导体结构的制备方法，其特征在于：于所述衬底的上表面形成氮化铝层之后，还包括于所述氮化铝层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述氮化铝层与所述含镓分解层之间。8.根据权利要求1至5中任一项所述的半导体结构的制备方法，其特征在于：步骤1)与步骤2)之间还包括于所述衬底的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述衬底与所述含镓分解层之间。9.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于：步骤2)与步骤3)之间还包括于所述含镓分解层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述含镓分...

【专利技术属性】
技术研发人员：罗晓菊，王颖慧，
申请(专利权)人：镓特半导体科技上海有限公司，
类型：发明
国别省市：上海,31