用于优化标准单元的可制造性的方法和系统技术方案
Method and system for optimizing manufacturability of standard cells
The present invention provides a method and system for manufacturability optimization standard unit. The method includes: creating a random background for the standard unit; a through hole is inserted into the standard unit; and the inserted into the holes after the standard lithography verification unit. Method and system for manufacturability optimization standard unit provided by the invention can be used for early detection and resolution of potential hot spots on the standard unit pin connection, reduce hot spots introduced by the router at the chip level, reduce the physical engineer to solve the cost of hot energy, so as to shorten the design cycle time of the.
【技术实现步骤摘要】
用于优化标准单元的可制造性的方法和系统
本专利技术涉及半导体
，具体而言涉及一种用于优化标准单元的可制造性的方法和系统。
技术介绍
随着数字集成电路设计的进步，标准单元库的设计也在不断更新发展。在纳米工艺阶段，集成电路制造阶段遇到了很多可制造性问题，而在芯片设计的过程中也同样遇到一些问题，最终影响芯片的良率。因此，为了更好地支撑集成电路设计流程，对标准单元库进行可制造性优化是一个关键的步骤。在现有的标准单元物理实现流程中，工程师仅可对标准单元本身做光刻仿真检查，不能在标准单元用于做物理实现之后预测光刻热点。在物理实现中，布线器将通孔(via)单元加在标准单元引脚以连接单元，其可能创建难以解决的光刻热点。对于单元引脚连线上发生的热点，物理工程师需花费大量的时间和精力来解决。
技术实现思路
针对现有技术的不足，一方面，本专利技术提供一种用于优化标准单元的可制造性的方法，所述方法包括：为标准单元创建随机的背景环境；将通孔插入到所述标准单元中；以及对插入通孔后的标准单元进行光刻验证。在本专利技术的一个实施例中，所述方法还包括：在为标准单元创建随机的背景环境之前，从原始版...
【技术保护点】
一种用于优化标准单元的可制造性的方法，其特征在于，所述方法包括：为标准单元创建随机的背景环境；将通孔插入到所述标准单元中；以及对插入通孔后的标准单元进行光刻验证。
【技术特征摘要】
1.一种用于优化标准单元的可制造性的方法，其特征在于，所述方法包括：为标准单元创建随机的背景环境；将通孔插入到所述标准单元中；以及对插入通孔后的标准单元进行光刻验证。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在为标准单元创建随机的背景环境之前，从原始版图库中提取所有标准单元，并标记出用于每个标准单元的引脚连线。3.根据权利要求2所述的方法，其特征在于，所述为标准单元创建随机的背景环境进一步包括：将所述所有标准单元布局在一个版图库中。4.根据权利要求1所述的方法，其特征在于，所述将通孔插入到所述标准单元中进一步包括：针对所有可用的通孔生成通孔插入规则并根据设计规则将通孔布局在所述标准单元的引脚连线上。5.根据权利要求4所述的方法，其特征在于，所述将通孔插入到所述标准单元中进一步包括：基于不同的布线方式应用不同的通孔插入规则。6.根据权利要求4所述的方法，其特征在于，所述所有可用的通孔从工艺文件库中选择得来。7.一种用于优化标...
【专利技术属性】
技术研发人员：洪琳，李雪，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。