一种10N进制减法计数电路及芯片制造技术

本发明专利技术适用于集成电路技术领域，提供了一种10N进制减法计数电路及芯片。本发明专利技术中，10N进制减法计数电路通过采用成本较低的反相模块、第一分频计数模块及第二分频计数模块代替微控制器；反相模块将脉冲信号进行反相并生成反相脉冲信号；第一分频计数模块根据脉冲信号和反相脉冲信号执行从数值9至数值0的循环减计数，并输出相应的二进制编码的个位减计数结果；第二分频计数模块根据个位减计数结果执行从数值N‑1至数值0的循环减计数，并输出相应的二进制编码的十位减计数结果。该10N进制减法计数电路通过反相模块、第一分频计数模块及第二分频计数模块实现，成本低。

A 10N decimal subtraction counting circuit and chip

The invention is applicable to the field of integrated circuit technology, and provides a 10N decimal subtraction counting circuit and chip. In the invention, the 10N band subtraction counting circuit by using inverse module, lower the cost of the first counting module and two counting module to replace the micro controller module; reverse pulse signal inverting and generate reverse pulse signal; the first counting module according to the pulse signal and reverse pulse signal from 9 to 0 Numerical numerical execution cycle count reduction, a reduction of counting results and outputs the binary encoding of the corresponding second; the frequency count module according to a count reduction results from the numerical implementation of N 1 to 0 numerical cycle count reduction, binary encoding and output results by counting the corresponding ten. The 10N decimal subtraction counting circuit is realized by the inverting module, the first frequency division counting module and the two frequency division counting module.

【技术实现步骤摘要】
一种10N进制减法计数电路及芯片
本专利技术属于集成电路
，尤其涉及一种10N进制减法计数电路及芯片。
技术介绍
目前电子表中的十进制减法计数功能、六十进制减法计数功能或一百进制减法计数功能通常通过微控制器来实现，然而微控制器的成本较高，因此，电子表中10N进制(N≥1且为整数，10N进制包括十进制和十进制的倍数进制)减法计数模块的成本也较高。因此，现有电子表中的10N进制减法计数模块因由微控制器实现而存在成本高的问题。
技术实现思路
本专利技术的目的在于提供一种10N进制减法计数电路及芯片，旨在解决现有电子表中的10N进制减法计数模块因由微控制器实现而存在成本高的问题。本专利技术是这样实现的，一种10N进制减法计数电路，所述10N进制减法计数电路的输入端接收脉冲信号，其中，N为大于等于1的整数，所述10N进制减法计数电路包括：反相模块，用于将所述脉冲信号进行反相并生成反相脉冲信号；第一分频计数模块，用于根据所述脉冲信号和所述反相脉冲信号执行从数值9至数值0的循环减计数，并输出相应的二进制编码的个位减计数结果；所述第一分频计数模块的同相输入端和反相输入端分别与所述反相模块的输出端和本文档来自技高网...

【技术保护点】
一种10N进制减法计数电路，所述10N进制减法计数电路的输入端接收脉冲信号，其中，N为大于等于1的整数，其特征在于，所述10N进制减法计数电路包括：反相模块，用于将所述脉冲信号进行反相并生成反相脉冲信号；第一分频计数模块，用于根据所述脉冲信号和所述反相脉冲信号执行从数值9至数值0的循环减计数，并输出相应的二进制编码的个位减计数结果；所述第一分频计数模块的同相输入端和反相输入端分别与所述反相模块的输出端和输入端相连接；第二分频计数模块，用于根据所述个位减计数结果执行从数值N‑1至数值0的循环减计数，并输出相应的二进制编码的十位减计数结果；所述第二分频计数模块的输入端与所述第一分频计数模块的输出端...

【技术特征摘要】
1.一种10N进制减法计数电路，所述10N进制减法计数电路的输入端接收脉冲信号，其中，N为大于等于1的整数，其特征在于，所述10N进制减法计数电路包括：反相模块，用于将所述脉冲信号进行反相并生成反相脉冲信号；第一分频计数模块，用于根据所述脉冲信号和所述反相脉冲信号执行从数值9至数值0的循环减计数，并输出相应的二进制编码的个位减计数结果；所述第一分频计数模块的同相输入端和反相输入端分别与所述反相模块的输出端和输入端相连接；第二分频计数模块，用于根据所述个位减计数结果执行从数值N-1至数值0的循环减计数，并输出相应的二进制编码的十位减计数结果；所述第二分频计数模块的输入端与所述第一分频计数模块的输出端相连接；所述十位减计数结果和所述个位减计数结果组成所述10N进制减法计数电路的减计数结果。2.如权利要求1所述的10N进制减法计数电路，其特征在于，所述第一分频计数模块的复位端与所述第二分频计数模块的复位端共接并接收复位信号，所述第一分频计数模块和所述第二分频计数模块根据所述复位信号进行复位。3.如权利要求2所述的10N进制减法计数电路，其特征在于，所述第一分频计数模块的第一输出端、第二输出端、第三输出端及第四输出端以及所述第二分频计数模块的多个输出端为所述10N进制减法计数电路的输出端；所述第一分频计数模块的第四输出端与所述第二分频计数模块的输入端相连接；所述个位减计数结果中的最高位数值、次高位数值、次低位数值及最低位数值分别通过所述第一分频计数模块的第四输出端、第三输出端、第二输出端及第一输出端输出，所述十位减计数结果中的多位数值通过所述第二分频计数模块的多个输出端输出。4.如权利要求3所述的10N进制减法计数电路，其特征在于，所述第一分频计数模块包括第一二分频单元、第二二分频单元、第一D输入二分频单元、第二D输入二分频单元、第一或非门、第二或非门、第三或非门及第一反相器；所述第一二分频单元的时钟端和反相时钟端分别为所述第一分频计数模块的同相输入端和反相输入端，所述第一二分频单元的输出端与所述第一D输入二分频单元的时钟端共接于所述第二D输入二分频单元的时钟端，所述第一二分频单元的反相输出端与所述第一D输入二分频单元的反相时钟端共接于所述第二D输入二分频单元的反相时钟端，所述第一D输入二分频单元的输出端和反相输出端分别与所述第二二分频单元的时钟端和反相时钟端相连接，所述第一D输入二分频单元的输出端、所述第二二分频单元的输出端及所述第二D输入二分频单元的输出端分别与所述第一或非门的第一输入端、第二输入端及第三输入端相连接，所述第一或非门的输出端与所述第二D输入二分频单元的输入端相连接，所述第一D输入二分频单元的输出端和所述第二二分频单元的反相输出端分别与所述第二或非门的第一输入端和第二输入端相连接，所述第二或非门的输出端和所述第二D输入二分频单元的输出端分别与所述第三或非门的第一输入端和第二输入端相连接，所述第三或非门的输出端与所述第一反相器的输入端相连接，所述第一反相器的输出端与所述第一D输入二分频单元的输入端相连接，所述第一二分频单元的复位端、所述第二二分频单元的复位端、所述第一D输入二分频单元的复位端及所述第二D输入二分频单元的复位端共接形成所述第一分频计数模块的复位端，所述第一二分频单元的输出端、所述第一D输入二分频单元的输出端、所述第二二分频单元的输出端及所述第二D输入二分频单元的输出端分别为所述第一分频计数模块的第一输出端、第二输出端、第三输出端及第四输出端。5.如权利要求3所述的10N进制减法计数电路，其特征在于，所述N＝6，所述第二分频计数模块包括第二反相器、第三二分频单元、第三D输入二分频单元、第四D输入二分频单元及第四或非门；所述第二反相器的输入端为所述第二分频计数模块的输入端，所述第二反相器的输出端和输入端分别与所述第三二分频单元的时钟端和反相时钟端相连接，所述第三二分频单元的输出端与所述第三D输入二分频单元的时钟端共接于所述第四D输入二分频单元的时钟端，所述第三二分频单元的反相输出端与所述第三D输入二分频单元的反相时钟端共接于所述第四D输入二分频单元的反相时钟端，所述第三D输入二分频单元的输入端与所述第四D输入二分频单元的输出端共接于所述第四或非门第一输入端，所述第三D输入二分频单元U6的输出端与所述第四或非门的第二输入端相连接，所述第四或非门的输出端与所述第四D输入二分频单元的输入端相连接，所述第三二分频单元的复位端、所述第三D输入二分频单元的复位端及所述第四D输入二分频单元的复位端...

【专利技术属性】
技术研发人员：蔡荣怀，曹进伟，吴小平，乔世成，陈孟邦，黄国华，
申请(专利权)人：宗仁科技平潭有限公司，
类型：发明
国别省市：福建,35