主控芯片制造技术

本实用新型专利技术涉及通信技术领域，公开了一种主控芯片。本实用新型专利技术中，主控芯片应用于POWERLINK主站，该主控芯片包括：第一CPU、第二CPU与FPGA模块；第一CPU、第二CPU均与FPGA模块通过内部总线连接；主控芯片的内部还设置第一通信接口；FPGA模块通过第一通信接口与外部的网卡芯片通信连接。相对与现有技术而言，本实用新型专利技术提出的主控芯片可以搭载操作系统，同时可以用于搭建POWERLINK主站，并且具有很好的扩展性。

【技术实现步骤摘要】
主控芯片
本技术涉及通信
，特别涉及一种主控芯片。
技术介绍
随着现代化信息技术的发展，芯片以其强大的功能以及小型化尺寸的优势，在计算机和电子设备中发挥着越来越不可替代的作用。现在市场上已有的芯片通常只有一个CPU，当需要处理的信息量过于复杂时，现有芯片的功能受到一定的限制。同时，在工业控制领域，尤其是在搭建POWERLINK主站时，需要用到FPGA来实现信息传输的实时性，然而，单独的FPGA无法搭载操作系统。
技术实现思路
本技术的目的在于提供一种主控芯片，可以搭载操作系统，同时可以用于搭建POWERLINK主站，并且具有很好的扩展性，还可以实现搭建的POWERLINK主站与从站之间的实时通信。为解决上述技术问题，本技术的实施方式提供了一种主控芯片，这种主控芯片应用于POWERLINK主站，并且包括：第一CPU、第二CPU与FPGA模块；第一CPU、第二CPU均与FPGA模块通过内部总线连接；主控芯片的内部还设置第一通信接口；FPGA模块通过第一通信接口与外部的网卡芯片通信连接。本技术实施方式相对于现有技术而言，提出了一种主控芯片，这种主控芯片包含了两个CPU，分别是第一CPU和第二CPU，同时还包括FPGA模块，FPGA模块与两个CPU均是通过内部总线连接。并且主控芯片的内部还设置有第一通信接口，主控芯片通过第一通信接口与外部的网卡芯片通信连接。本技术实施方式提出的这种主控芯片可以搭载Linux操作系统，同时可以用于在Linux操作系统上搭建POWERLINK主站，并且具有很好的扩展性。主控芯片搭载的Linux操作系统由Linux官方组织提供源代码和技术支持，POWERLINK主站是自由软件，可运行在Windows、Linux、Vxworks等操作系统上。工业用POWERLINK通信需运行在实时操作系统上，而Linux并不是实时操作系统，为实现Linux操作系统的实时化，Linux源代码上需要打上Xenomai实时补丁。这样，POWERLINK主站可以运行在Linux和Xenomai双核操作系统上。本技术提出的POWERLINK主站运行在已打上Xenomai实时补丁的Linux操作系统上，Linux和Xenomai双核操作系统在第一CPU和第二CPU上实现负载均衡算法，POWERLINK主站程序实现数据包解析、数据包组包、网络状态机管理、数据链路层状态机管理、对象字典管理等；POWERLINK的FPGA逻辑控制程序运行在主控芯片的FPGA模块上，实现数据收发，数据收发完后产生中断给主控芯片的第一CPU和第二CPU。同时，本技术实施方式还可以实现POWERLINK主站与从站之间的实时通信。另外，第一CPU、第二CPU均通过AXI总线与FPGA模块连接。另外，AXI总线为32比特数据位宽的AXI总线或者64比特数据位宽的AXI总线。另外，还包括第二通信接口；第一CPU、第二CPU、FPGA模块均通过第二通信接口与外部的非工业以太网连接。另外，还包括第三通信接口，第一CPU、第二CPU、FPGA模块均通过第三通信接口与外部的通用异步收发传输器UART连接。在本技术提出的主控芯片上，两个CPU和FPGA模块均可以通过第三通信接口与外部的通用异步收发传输器UART连接，方便芯片与外部实现数据的实时传输和接收。另外，还包括第四通信接口，第一CPU、第二CPU、FPGA模块均通过第四通信接口与外部的联合测试行动组JTAG连接。另外，还包括CAN接口，第一CPU、第二CPU、FPGA模块均通过CAN接口与CAN总线连接。本技术提出的主控芯片中，两个CPU和FPGA模块均可以通过CAN接口与CAN总线连接，这样可以提高信息传输的实时性以及可靠性。另外，还包括通用输入输出GPIO接口，第一CPU、第二CPU、FPGA模块均通过GPIO接口与具备数字量输入输出接口的被控设备连接。另外，还包括QSPI接口，第一CPU、第二CPU、FPGA模块均通过QSPI接口与QSPIFlash设备连接。另外，还包括USB接口，第一CPU、第二CPU、FPGA模块均通过USB接口与USB设备连接。另外，还包括电源接口，第一CPU、第二CPU、FPGA模块均通过电源接口与电源连接。附图说明图1是根据本技术第一实施方式的主控芯片的结构示意图；图2是根据本技术第二实施方式的主控芯片的结构示意图。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。本技术的第一实施方式涉及一种主控芯片。如图1所示，主控芯片包括：第一CPU、第二CPU与FPGA模块。其中，第一CPU、第二CPU均通过AXI总线与FPGA模块通信连接，此处的AXI总线可以为32比特数据位宽或者64比特数据位宽的AXI总线；主控芯片的第一通信接口101设置于主控芯片的内部，并且，FPGA模块通过第一通信接口101与外部的网卡芯片通信连接。现有技术中，FPGA通常用于通信、视频处理等领域，在通信、视频处理等领域，利用FPGA可以实现网络数据的实时传输。然而，具有此功能的FPGA却不能搭载操作系统，为工业控制领域所利用。本技术提出通过AXI总线，将第一CPU、第二CPU与FPGA模块通信连接，并将此主控芯片用作POWERLINK主站的主板，应用于搭建POWERLINK主站。该主控芯片可以搭载操作系统，同时可用于搭建POWERLINK主站，并且具有很好的扩展性，打上Xenomai实时补丁的Linux操作系统运行在第一CPU和第二CPU上，Xenomai实时补丁由Xenomai官方组织提供源代码和技术支持，Xenomai官方组织致力于Linux操作系统的实时性改造方案。在Linux源码上打上Xenomai官方组织提供的Xenomai实时补丁，然后对打上Xenomai实时补丁的Linux源码进行交叉编译，最后烧写到板子存储器QSPIFlash上。至此，Linux和Xenomai双核操作系统可以在第一CPU和第二CPU上运行，POWERLINK主站程序可以运行在Linux和Xenomai双核操作系统上，实现数据包解析、数据包组包、网络状态机管理、数据链路层状态机管理、对象字典管理等；POWERLINK的FPGA逻辑控制程序运行在主控芯片的FPGA模块上，实现数据收发，数据收发完后产生中断给主控芯片的第一CPU和第二CPU。同时，本技术实施方式还可以实现POWERLINK主站与从站之间的实时通信。本技术第二实施方式涉及一种主控芯片，本技术第二实施方式在第一实施方式的基础上做了进一步改进，主要改进之处在于：增加了多个通信接口，如图2所示，该主控芯片除了包括第一CPU、第二CPU、FPGA模块以及第一通信接口101之外，还包括第二通信接口202，其中，第一CPU、第二CPU、FPGA模块均通过第二通信接口202与外部的非工业以太网连接。在本实本文档来自技高网...

【技术保护点】
一种主控芯片，其特征在于，应用于POWERLINK主站，所述主控芯片包括：第一CPU、第二CPU、FPGA模块；所述第一CPU、所述第二CPU均与所述FPGA模块通过内部总线连接；所述主控芯片的内部还设置第一通信接口；所述FPGA模块通过所述第一通信接口与外部的网卡芯片通信连接。

【技术特征摘要】
1.一种主控芯片，其特征在于，应用于POWERLINK主站，所述主控芯片包括：第一CPU、第二CPU、FPGA模块；所述第一CPU、所述第二CPU均与所述FPGA模块通过内部总线连接；所述主控芯片的内部还设置第一通信接口；所述FPGA模块通过所述第一通信接口与外部的网卡芯片通信连接。2.根据权利要求1所述的主控芯片，其特征在于，所述第一CPU、所述第二CPU均通过AXI总线与所述FPGA模块连接。3.根据权利要求2所述的主控芯片，其特征在于，所述AXI总线为32比特数据位宽的AXI总线或者64比特数据位宽的AXI总线。4.根据权利要求1所述的主控芯片，其特征在于，还包括第二通信接口；所述第一CPU、所述第二CPU、所述FPGA模块均通过所述第二通信接口与外部的非工业以太网连接。5.根据权利要求1所述的主控芯片，其特征在于，还包括第三通信接口；所述第一CPU、所述第二CPU、所述FPGA模块均通过所述第三通信接口与外部的通用异步收发传输器UART连接。6.根据权利要求1所述的主控芯片，其特征在于，还包括：第四通...

【专利技术属性】
技术研发人员：李延法，王科，钟前进，
申请(专利权)人：上海新时达电气股份有限公司，上海辛格林纳新时达电机有限公司，上海新时达机器人有限公司，
类型：新型
国别省市：上海,31