半导体装置制造方法及图纸

本发明专利技术涉及半导体装置。半导体装置包括包含第一计数器的第一计时器、包含第二计数器的第二计时器以及包含CPU的控制器以提供用于有效地诊断半导体装置(诸如，微控制器等)中内置的计时器的故障的技术。第一计时器执行与布置在半导体装置外部的外部设备的时间的时间同步。控制器将第一计数器的计数值与第二计数器的计数值进行比较以及基于比较结果检测第二计时器的故障。

Semiconductor device

The invention relates to a semiconductor device. A semiconductor device includes a first timer, comprising a first counter contains second counter second timer and controller contains CPU to provide for effective diagnosis of semiconductor devices (such as micro controller, etc.) fault in built-in timer technology. The first timer performs time synchronization with the timing of an external device disposed outside the semiconductor device. The controller compares the meter value of the first counter with the count value of the second counter and detects the fault of the second timer based on the comparison result.

【技术实现步骤摘要】
相关申请的交叉引用包括说明书、附图和摘要的2016年3月23日提交的日本专利申请No.2016-058614的公开的全部内容通过引用并入本文中。
本公开涉及半导体装置，以及适用于例如其中内置了计时器的类型的半导体装置。
技术介绍
微控制器被结合进了每件设备中，诸如家用电器、视听设备、蜂窝电话、汽车、工业机械等。微控制器是一种通过根据存储在存储器中的程序执行处理来控制每件设备的操作的半导体装置。要求包括要被结合进上面提到的(一件或多件)设备中的微控制器的组件依赖于其应用而具有可靠性。因此，除了通过要被控制的诊断传感器、致动器等来检测上述的传感器、致动器等中出现的故障以外，还要求微控制器检测微控制器自身中出现的故障。例如，在美国未经审查的专利申请公开No.2013/20978中公开了上面提到的半导体装置的一个示例。
技术实现思路
本公开的目的是提供用于有效地诊断半导体装置中内置的计时器的故障的技术。本公开的其它主题和新颖特性将通过本说明书的描述和附图而变得清楚。如下将对本公开的代表性示例进行简单描述。即，根据本公开的一个实施例，提供有一种半导体装置，该半导体装置包括：第一计时器，包括第一计数器并且执行与布置在半导体装置外部的外部设备的时间的时间同步；第二计时器，包括第二计数器；以及控制器，包括CPU，以及将第一计数器的计数值与第二计数器的计数值进行比较并且基于比较结果检测第二计时器的失灵(和/或故障等)。根据本公开的一个实施例的半导体装置，可以有效地诊断内置计时器。附图说明图1是例示根据本公开的第一实施例的微控制器的一个示例的框视图。图2是例示图1中所例示的EPTPC的一个示例的框图。图3A是例示时间同步的一个示例的图。图3B是例示EPTPC计数器与MTU计数器之间的关系的一个示例的时序图。图4是例示在诊断计时器的计数器的故障时执行的稳定处理操作的一个示例的流程图。图5A是例示在诊断计时器的计数器的故障时执行的时间匹配事件中断处理操作的一个示例的流程图。图5B是例示在诊断计时器的计数器的故障时执行的溢出中断处理操作的一个示例的流程图。图6是例示根据第二实施例的面向功能安全的工业电动机控制系统的一个示例的框图。图7是例示用于多个工业电动机的工业电动机控制系统的配置的一个示例的框图。图8是例示面向功能安全的工业电动机控制系统中的逻辑组成的一个示例的框图。图9是例示在诊断关于计时器生成PWM波形信号的情形的计数器的故障时执行的稳定处理操作的一个示例的流程图。图10A是例示在诊断关于计时器生成PWM波形信号的情形的计数器的故障时执行的PTP命令接收中断处理操作的一个示例的流程图。图10B是例示在诊断关于计时器生成PWM波形信号的情形的计数器的故障时执行的比较匹配中断处理操作的一个示例的流程图。图11是例示在计时器生成PWM波形信号的情形下的计数器的操作的一个示例的时序图。图12是例示根据第三实施例的工业电动机系统的一个示例的框图。图13是例示在PWM波形比较中执行的示意性操作的一个示例的时序图。图14是例示在PWM波形比较中执行的稳定处理操作的一个示例的流程图。图15A是例示在PWM波形比较中执行的上升沿中断处理操作的一个示例的流程图。图15B是例示在PWM波形比较中执行的比较匹配中断处理操作的一个示例的流程图。图16是例示根据第四实施例的32位计数器的操作的一个示例的时序图。具体实施方式在下文中，将参考附图对本公开的实施例和实际示例进行描述。然而，在下列描述中，存在为相同的构成元件指定相同的附图标记并且省略其重复描述的情况。在要被装载在面向功能安全的设备(诸如工业设备、汽车相关产品等)上的微控制器中，除了检测CPU、内置存储器等的故障以外，检测外围模块(诸如多功能计时器、中断控制器、AD转换器等)中发生的故障也至关重要。特别地，多功能计时器的计数器的电路规模是大的，因此在多功能计时器中容易发生失灵。另外，多功能计时器的设计是复杂的，以便应对溢出、跳跃时间等。在故障中存在永久不可能恢复的硬错误以及暂时出现并且可以恢复的软错误。例如，装载在微控制器上的MTU(多功能计时器脉冲单元)的软错误发生概率比其它外围模块高，以及因此对多功能计时器的有效故障诊断是亟待解决的问题。本申请的专利技术人和其他人已经关于内置计时器的诊断对下列方法进行了检查。(1)使用验证程序的诊断通过实际应用在设计内置计时器时所使用的验证程序来确认诸如开始、递增计数、停止等的基本操作。(2)使用另一个内置计时器的诊断为了验证操作与要验证的内置计时器不同的另一个内置计时器并且将这些内置计时器中所包括的计数器的计数值彼此比较以便得到计数器差。然而，在方法(1)中，只可以确认逻辑开/关操作和单个操作，而难以确认例如将计数器等的定量值的检测、PWM(脉冲宽度调制)波形信号的生成等组合在一起的组合操作。在方法(2)中，当充当要被验证的内置计时器和另一个内置计时器的计数操作的基础的振荡器在这些内置计时器之间共用时，在内置计时器两者都发生失灵时可能不会检测到故障的可能性是高的。另外，在方法(1)和(2)中，要求通过暂时停止执行用户程序以进行诊断，因此降低了用户程序的处理效率。在一个实施例中，同步以太网控制器以特定的时间间隔来操作和停止多功能计时器的计数器，并且通过将多功能计时器的计数器的计数值与其时间已经根据同步以太网被调节的计数器的计数值进行比较来诊断多功能计时器的故障。根据一个实施例，由于使用了外部时间，因此提高了多功能计时器的故障检测率。另外，可以与时间同步序列的执行并行地执行多功能计时器故障诊断以及消除用户应用程序的执行的暂时停止。[第一实施例]将参照图1对根据第一实施例的微控制器进行描述。图1是例示根据第一实施例的微控制器的配置的一个示例的框图。根据第一实施例的微控制器10包括只读存储器(ROM)11、随机存取存储器(RAM)12、中央处理单元(CPU)13等。另外，微控制器10还包括IEEE1588控制器(以下称为EPTPC)14、多功能计时器(MTU)15、ICU(中断控制器单元)16、ELC(事件链路控制器)17、I/O端口18等。微控制器10是由一个半导体芯片(半导体衬底)形成的半导体装置。ROM11和CPU13也称作控制器。附带地，RAM12和ICU16也可以包括在控制器中。将基于IEEE1588标准(参见IEEE1588-2008Ver2.0(IEEE1588同步以太网标准))的时间同步协议(以下称为PTP(精确时间协议))用于MTU15的故障诊断。ROM11将用于检测MTU15的故障的程序存储在自身中。ROM11由非易失性存储器(诸如，例如，闪存存储器等)构成。RAM12将用于执行程序的工作数据存储在自身中。RAM11由易失性存储器(诸如，例如，SRAM等)构成。除了根据已经从ROM12读出的程序执行用于所涉及的设备的控制操作、通信处理等的用户应用的处理以外，CPU13还执行用于检测MTU15的故障的处理(故障判定)和用于恢复MTU15的处理。EPTPC14通过使用以太网线路以及根据PTP来执行与外部设备(时间分发源)2的时间的时间同步。MTU15是多功能计时器，该多功能计时器包括多个通道并且其中每个通道都具有多个功能，诸如，本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一计时器，包括第一计数器以及执行与布置在所述半导体装置外部的外部设备的时间的时间同步；第二计时器，包括第二计数器；以及控制器，包括CPU，以及将所述第一计数器的计数值与所述第二计数器的计数值进行比较并且基于比较结果检测所述第二计时器的失灵。

【技术特征摘要】
2016.03.23 JP 2016-0586141.一种半导体装置，包括：第一计时器，包括第一计数器以及执行与布置在所述半导体装置外部的外部设备的时间的时间同步；第二计时器，包括第二计数器；以及控制器，包括CPU，以及将所述第一计数器的计数值与所述第二计数器的计数值进行比较并且基于比较结果检测所述第二计时器的失灵。2.根据权利要求1所述的半导体装置，其中所述第一计时器根据网络上的时间同步协议(PTP)执行时间同步并且将所述第一计数器的所述计数值调节至所述外部设备的时间。3.根据权利要求2所述的半导体装置，其中所述控制器利用所述第一计时器基于所述时间同步生成的中断读出所述第一计数器的所述计数值和所述第二计数器的所述计数值，基于所读出的计数值得到所述第一计数器与所述第二计数器之间的计数器差以及当所述计数器差大于预定值时判定所述第二计时器发生失灵。4.根据权利要求3所述的半导体装置，其中当所述第一计数器的所述计数值已经与预定值匹配时，所述第一计时器生成所述中断，以及其中所述第二计数器基于所述中断开始计数以及基于在先前生成的中断之后生成的中断停止计数。5.根据权利要求3所述的半导体装置，还包括：I/O端口，其中所述第一计时器基于所述第一计数器的所述计数值生成脉冲宽度调制信号，其中所述I/O端口将所述脉冲宽度调制信号输出至所述半导体装置的外部，以及其中所述第一计时器从所述外部设备接收同步命令并且在所述第一计时器与所述外部设备之间的时间差已经被更新时生成所述中断。6.根据权利要求2所述的半导体装置，其中，根据PTP在一件设备或者多件设备中选择具有最精确时钟信号的设备的时间作为布置在所述半导体装置外部的所述外部设备的时间。7.根据权利要求3所述的半导体装置，其中所述预定值包括固定误差。8.根据权利要求7所述的半导体装置，其中基于充当所述第二计时器的振荡源的振荡器的精度和所述CPU的中断处理周期来设定所述预定值。9.根据权利要求3所述的半导体装置，其中当所述第二计数器溢出时，将溢出值与所读出的所述第二计数器的计数值相加。10.根据权利要求3所述的半导体装置，其中所述第二计时器包括多个计数器，通过将所述计数器级联地耦合在一起配置一个计数器以及由此增大溢出值。11....

【专利技术属性】
技术研发人员：铃木慎一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP