一种基于FinFET晶体管的一位全加器制造技术

本发明专利技术公开了一种基于FinFET晶体管的一位全加器，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、第十FinFET管、第十一FinFET管、第十二FinFET管、第十三FinFET管、第一反相器和第二反相器，第一FinFET管、第四FinFET管、第五FinFET管、第七FinFET管、第十FinFET管和第十一FinFET管均为P型FinFET管，第二FinFET管、第三FinFET管、第六FinFET管、第八FinFET管、第九FinFET管、第十二FinFET管和第十三FinFET管均为N型FinFET管；优点是在不影响电路性能的情况下，面积、延时、功耗和功耗延时积均较小。

A full adder based on FinFET transistors

The invention discloses a FinFET transistor full adder based on FinFET, including the first tube, second FinFET tube, third FinFET tube, fourth FinFET tube, fifth FinFET tube, sixth FinFET tube, seventh FinFET tube, eighth FinFET tube, Ninth FinFET tube, Tenth FinFET tube, Eleventh FinFET tube, Twelfth FinFET tube thirteenth, FinFET tube, the first inverter and the second inverter, the first FinFET tube, fourth FinFET tube, fifth FinFET tube, seventh FinFET tube, Tenth FinFET tube and FinFET tube are eleventh P type FinFET tube, second FinFET tube, third FinFET tube, sixth FinFET tube, eighth FinFET tube, Ninth FinFET tube, Twelfth FinFET tube FinFET and thirteenth were N type FinFET tube; advantages in without affecting the circuit performance, area, delay, power consumption and power delay product are small.

【技术实现步骤摘要】
一种基于FinFET晶体管的一位全加器
本专利技术涉及一种一位全加器，尤其是涉及一种基于FinFET晶体管的一位全加器。
技术介绍
作为算术运算的核心单元，全加器的速度和功耗对整个系统的性能起着至关重要的作用。例如在乘法器、压缩树、比较器及奇偶校验等运算电路中，承担最基本运算功能的全加器的性能明显影响着运算电路的整体性能。在电路设计中，功耗低、延时小和输出全摆幅是运算单元应具有的特性，只有这样才能在低供电电压的情况下，提供足够的驱动能力，保证输出信号的稳定性。全加器可以用静态门或者动态门实现，静态门的优点是对噪声具有稳定性。这使得设计过程非常容易并且适合于设计的高度自动化。显然，这是最适合于一般要求的逻辑设计类型。在集成电路工艺尺寸按比例缩小到32nm以下时，已有研究表明，相比传统平面CMOS晶体管，三维场效晶体管FinFET(FinField-Effecttransistor)器件，在抑制亚阈值漏电流、抑制短沟道效应方面具有明显的优势可使电路获得更简洁的结构，减小晶体管数量，从而减小了电路的动态和漏功耗，提供比CMOS电路更灵活的电路结构和优化设计空间。而现有的传统静态互补一位全加本文档来自技高网...

【技术保护点】
一种基于FinFET晶体管的一位全加器，其特征在于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、第十FinFET管、第十一FinFET管、第十二FinFET管、第十三FinFET管、第一反相器和第二反相器，所述的第一FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第七FinFET管、所述的第十FinFET管和所述的第十一FinFET管均为P型FinFET管，所述的第二FinFET管、所述的第三FinFET管、所述的第六FinFET管...

【技术特征摘要】
1.一种基于FinFET晶体管的一位全加器，其特征在于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、第十FinFET管、第十一FinFET管、第十二FinFET管、第十三FinFET管、第一反相器和第二反相器，所述的第一FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第七FinFET管、所述的第十FinFET管和所述的第十一FinFET管均为P型FinFET管，所述的第二FinFET管、所述的第三FinFET管、所述的第六FinFET管、所述的第八FinFET管、所述的第九FinFET管、所述的第十二FinFET管和所述的第十三FinFET管均为N型FinFET管，所述的第一FinFET管、所述的第六FinFET管、所述的第七FinFET管、所述的第十二FinFET管和所述的第十三FinFET管均为高阈值FinFET管，所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第八FinFET管、所述的第九FinFET管、所述的第十FinFET管和所述的第十一FinFET管均为低阈值FinFET管，所述的第一反相器和所述的第二反相器为电路结构相同的低阈值反相器；所述的第一FinFET管的源极、所述的第七FinFET管的源极和所述的第十FinFET管的源极均接入电源，所述的第一FinFET管的前栅、所述的第二FinFET管的前栅、所述的第二FinFET管的背栅、所述的第三FinFET管的漏极、所述的第四FinFET管的源极、所述的第五FinFET管的前栅、所述的第五FinFET管的背栅、所述的第六FinFET管的前栅、所述的第十FinFET管的前栅和所述的第十三FinFET管的前栅连接且其连接端为所述的一位全加器的第一加数信号输入端，用于接入第一加数信号；所述的第一FinFET管的背栅、所述的第二FinFET管的源极、所述的第三FinFET管的背栅、所述的第三FinFET管的前栅、所述的第四FinFET管的前栅、所述的第四FinFET管的背栅、所述的第五FinFET管的漏极、所述的第六FinFET管的背栅和所述的第十FinFET管的背栅连接且其连接端为所述的一位全加器的第二加数信号输入端，用于接入第二加数信号；所述的第一FinFET管的漏极、所述的第二FinFET管的漏极、所述的第三FinFET管的源极和所述的第十三FinFET管的背栅连接，所述的第四FinFET管的漏极、所述的第五FinFET管的源极、所述的第六FinFET管的漏极、所述的第七FinFET管的前栅、所述的第八FinFET管的前栅、所述的第八FinFET管的背栅、所述的第九FinFET管的漏极、所述的第十一FinFET管的前栅和所述的第十二FinFET管的前栅连接，所述的第六FinFET管的源极接地，所述的第七FinFET管的漏极、所述的第八FinFET管的漏极、所述的第九FinFET管的源极和所述的第一反相器的输入端连接，所述的第一反相器的输出端为所述的一位全加器的输出端...

【专利技术属性】
技术研发人员：胡建平，朱昊天，汪佳峰，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江,33