一种逻辑可重组电路制造技术

一种逻辑可重组电路，包括至少一个输入端，至少一个输出端，和至少三个功能模块，每个功能模块至少有一个输入端和至少一个输出端，其特征在于所述电路的至少一个输入端和每个功能模块的至少一个输出端都通过一个网络编码单元与至少一个功能模块的至少一个输入端和所述电路的至少一个输出端连接，并且其中至少有一个功能模块的至少一个输出端通过所述网络编码单元与这些功能模块的至少二个输入端连接，并且所述网络编码单元至少有一个控制输入端，通过改变网络编码单元的控制输入端的值可以改变所述电路的至少一个输入端和各功能模块的各输出端与所述电路的至少一个输出端和各功能模块的各输入端的连接关系。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及可重组逻辑体系电路，尤其涉及一种根据可重组逻辑体系电路实现的加/解密电路，一种加密算法配置系统，一种线性反馈移位寄存器，一种S盒电路和一种加/解密电路中的编/译码方法。
技术介绍
可重构体系结构目前已成为学术界和工业界的研究热点，并且已经有许多令人瞩目的研究成果和工业产品面世。可重构计算系统提供了一种介于可编程体系结构DSP芯片和专用集成电路ASIC芯片之间的计算手段。DSP是可编程体系结构的一种代表。是面向通用应用领域进行设计的处理器，其设计目标主要是能够灵活地处理不同的计算任务，这使得可编程体系结构具有很大的灵活性和应用范围，但对某些特殊的应用领域却难以取得高性能。ASIC是专用集成电路体系结构代表。是针对某种特殊应用设计的计算系统，对于特定的计算任务，专用集成电路ASIC表现出极高的性能，但无法处理特定计算任务之外的其它任务。可编程体系结构DSP和专用集成电路ASIC代表了两种极端的计算手段，可编程体系结构DSP具有最大的灵活性和低性能，专用集成电路ASIC具有最高的性能和最差的灵活性。而现在有许多应用需求既要求较高的性能，又需要一定的灵活性。例如，一个多媒体应用中可能包括数据并行处理、位处理、不规则计算、高精度字操作、具有实时要求的操作等子任务，要求处理系统能够灵活地处理上述各个子任务并达到一定的性能。许多其它应用也具有类似的需求，如数据加密、人工智能等，这些应用需求导致了可重构体系结构的产生。可重构体系结构是集合了可编程体系结构DSP和专用集成电路ASIC的共同优点。其最突出的优点是，能够根据不同的应用需求，改变自身的体系结构，以便与具体的应用需求相匹配。与传统的刚性体系结构(专用集成电路ASIC)相比，可重构体系结构具有一定程度的柔性；与传统的柔性体系结构(可编程体系结构DSP)相比，能够更好地适应实际应用中的多元化需求，因此在实际应用中得到了广泛的应用。FPGA是可重构体系结构的一种代表体系，其基本组成成分是可配置的逻辑块CLB(Configurable Logic Block)或者称为PAB(ProgrammableActive Bits)。通常每个CLB包括组合函数模块、触发器和内部连线，组合函数模块的输入变量数通常在2到6之间，组合函数通常用查找表的方式实现，函数的真值表保存在局部寄存器，通过改写真值表的内容，就可以改变函数关系；CLB的内部连接关系是可重构的。各个CLB之间的连接结构通常采用二维网格(mesh)结构。不基于FPGA的可重构系统，一般都针对特定应用领域设计系统的可重构处理单元RPU，这些RPU往往是粗粒度的，例如MorphoSys、PADDI、MATRIX、PaPiD、REMARC等。由于这些RPU是针对特定应用领域设计的，因此冗余电路较少、有效门密度比FPGA大，对于特定应用领域的性能比FPGA高。但此类RPU的灵活性比FPGA差。虽然可重构体系结构产品发展非常迅速，但存在着不可逾越的技术障碍。其中最主要的是1)该结构只能实现静态配置文件，进行算法重构，不能实现动态改变。2)静态配置文件需要很长的配置设计时间和编译时间。不能实时实现算法重构。3)静态配置文件只能根据算法的需求，以硬件电路设计实现的方式产生，开发周期长，投资大。4)90％的芯片面积被连线占用，严重地降低了使用效率。5)功耗大、成本高。此外，还存在着1)运算器、浮点流水线，配置性能差，严重降低了运算速度。2)有限的资源，不能适应当今算法和SOC(System On Chip)所需集成的部件。3)数据交换的效率低。4)其细粒度的体系结构不能适应数据通路型的粗粒度的多媒体计算。等因此，大大地限定了可重构体系结构在应用领域中的性能需求和产品需求。传统的数据加密方法有两种，一种是软件加密方法；另外一种是硬件加密方法。两种数据加密方法各有特点，软件加密方法具有很强的灵活性，任何一种加密/解密算法都可以用软件编程实现，但另一方面，由于软件加密方法是基于可编程体系结构的芯片，因此软件加密方法的执行速度较慢；对于某种专用加密芯片，由于硬件电路结构是针对某种特定的加密/解密算法设计的，因此算法和硬件电路结构能够匹配的很好，从而专用密码芯片的加/解密速度很快，但是，针对特定算法的专用密码芯片的灵活性极差，只能适应一种算法，这极大地限制了它的应用范围。另外，从安全的角度来讲，上述两种加密方法都存在极大的安全隐患对专用密码芯片来讲，一旦芯片生产出来以后，其实现的密码算法是不可改变的，然而任何算法都有可能被攻破，因此长期使用一种专用密码芯片难以保证信息的安全，若要经常更换密码芯片，其代价又是相当大的。而且专用密码芯片所实现的算法在设计阶段和生产阶段是已知的，存在算法泄密的隐患。对软件可编程体系结构密码芯片，存在着代码易读和易分析的弱点，当使用在安全密码逻辑芯片上时，是尤为不可逾越的安全障碍。仅这一点，对可重组算法逻辑装置的芯片来讲，不仅具有重大的经济意义，而且具有显著的安全意义。因为可重组密码芯片能够随时方便地改变算法或销毁算法，有效地防止算法泄露或密码攻击；可重组密码芯片也能够选择每个算法的多种配置文件，有效地防止算法代码被攻破，由于可重组密码芯片具有上述优点，因此具有广泛的应用前景。虽然算法的研究以及在数学、物理学上很多的应用研究都有突破性的进展，但自然界无序的多值算法现象的处理仍是一个很大的难题，尤其是算法在计算问题中信息元素的多样性、计算问题的复杂性，表现出计算行为和操作的无序和多值化倾向，表现出有限状态计算机存在着算法在空间和时间的复杂性。为了解决算法在微电子技术中实现优化设计，可重组算法逻辑体系结构的设计思想则必然在可重构体系结构和可编程体系结构的基础上脱颖而出。
技术实现思路
本专利技术的可重组算法逻辑体系结构的总体设计思想是为解决有限状态计算机存在的算法方面在空间和时间的复杂性。利用一种被称为理想机器的宏(M)模型，及其所描述的方法，对算法在时间及空间的复杂度进行分解、合成、叠加、聚类、分析等设计，使之能在宏(M)机器中有限的资源中实现任意算法的描述、设计及操作。为此，本专利技术提供了一种可重组体系结构的电路(或称之为M机器)，包括1)不同粒度的可被重用、重组的资源元素部件；(专用或通用IP)2)所有资源元素部件被焦点寄存器聚焦和发散——形成网络连接；(遍历连接)3)在每个资源元素部件中设置了控制界面可见的编码单元；(配置文件编码单元)。在本专利技术的其它方面中，可重组体系结构的电路还可以包括4)存储静态配置文件的存储器，其中的静态配置文件用于描述资源关系和数据连接关系；5)存储动态配置文件的存储器，其中的动态配置文件用于控制操作关系及算法操作流程的连接；6)通过动态或静态配置文件编码可以控制资源元素部件的编码单元。当将本专利技术的电路用于系统中时，通过显式、隐式指令译码及COS指令控制，编码单元可以改变资源元素部件的内部结构或相互之间的连接关系从而实现根据不同应用需求改变自身的体系结构、完成不同的逻辑功能实现和匹配不同的算法操作和获得高性能。本专利技术特别涉及一种基于隐、显式指令控制体系结构的可重组算法逻辑处理器芯片，其特点是1.根据不同算法的需求，基于M模型及方法，产生算法动态和静态配置文件编码，经本文档来自技高网...

【技术保护点】
一种逻辑可重组电路，包括一个输入端，一个输出端，和三个功能模块，每个功能模块都有一个输入端和一个输出端，其特征在于所述电路的输入端和每个功能模块的输出端都通过一个网络编码单元与三个功能模块中至少一个功能模块的输入端和所述电路的输出端连接，并且其中三个功能模块中至少有一个功能模块的一个输出端通过所述网络编码单元与这些功能模块中的至少二个输入端连接，并且所述网络编码单元有一个控制输入端，通过改变网络编码单元的控制输入端的值可以改变所述电路的输入端和各功能模块的各输出端与所述电路的输出端和各功能模块的各输入端的连通关系。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹春春，刘大力，
申请(专利权)人：北京南思达科技发展有限公司，
类型：发明
国别省市：11[中国|北京]