一种三态产生电路制造技术

本发明专利技术提供了一种三态产生电路，属于半导体集成电路技术领域。该电路包括：第一电阻一端接电源，另一端接第一二极管的正端；第一二极管的负端接第二二极管的正端；第二二极管的负端接输入端口；第二电阻的一端接输入端口，另一端接地；第三电阻一端接电源，另一端接第一NMOS管的漏极和第一反相器的输入；第一NMOS管的栅极接输入端口，源极接地；第一反相器的输出接第一输出端口；第一PMOS管的源极接电源，栅极接输入端口，漏极接第四电阻的一端和第二反相器的输入；第四电阻的另一端接地；第二反相器的输出接第二输出端口。该三态产生电路的输入IO用一个IO就可以表征3个逻辑状态，从而减小了芯片面积、节约了成本。

Three state generation circuit

The invention provides a three state generation circuit, belonging to the technical field of semiconductor integrated circuits. The circuit includes a first resistor is connected with the power supply, the other end is connected with the positive end of the first diode; the positive end of the negative terminal of the first diode connected with second diodes; the negative terminal second diode is connected with the input port; one end of the second resistor is connected with the input port, the other end is grounded; a third resistor is connected with the power source, the other end is connected with the drain the first electrode and the first inverter input NMOS transistor; gate of the first NMOS tube is connected with the input port, source grounded; output of the first inverter connected to the first output port; the first PMOS source is connected with a power supply, a gate electrode is connected with the input port, the leakage end pole is connected with a fourth resistance and second inverter input; the other end is connected with fourth resistance; output second inverters connected with second output ports. The input IO of the three state generation circuit can represent 3 logic states with an IO, thus reducing the chip area and saving the cost.

【技术实现步骤摘要】
一种三态产生电路
本专利技术属于半导体集成电路
，具体涉及一种三态产生电路。
技术介绍
在很多大型的电路系统，特别是处理器工作的系统中，功能模块非常多，必然导致输入输出的信号增多，对于芯片来说，这必然导致芯片IO口个数增加。IO中由于包括驱动和ESD逻辑，其面积通常较大，对于很多控制类芯片来说，由于IO个数很多，必然导致芯片功耗的增大、芯片封装的成本增加等问题。针对上述问题，传统的解决方法是采用IO口复用技术，这一技术很好地解决芯片面积受限于IO个数的问题，但同时它也增加了内部控制逻辑。
技术实现思路
为解决现有大型电路系统中IO口个数太多的技术问题，本专利技术提供了一种三态产生电路。一种三态产生电路，包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第一NMOS晶体管N1、第一PMOS晶体管P1、第一反相器INV1、第二反相器INV2；第一电阻R1一端接电源VDD，另一端接第一二极管D1的正端；第一二极管D1的负端接第二二极管D2的正端；第二二极管D2的负端接输入端口IN；第二电阻R2的一端接输入端口IN，另一端接地；第三电阻R3一端接电源，另一端接第一NMOS晶体管N1的漏极和第一反相器INV1的输入；第一NMOS晶体管N1的栅极接输入端口IN，源极接地；第一反相器INV1的输出接第一输出端口OUT1；第一PMOS晶体管P1的源极接电源VDD，栅极接输入端口IN，漏极接第四电阻R4的一端和第二反相器INV2的输入；第四电阻R4的另一端接地；第二反相器INV2的输出接第二输出端口OUT2。本专利技术的三态产生电路中，当输入端口IN为低时，第一NMOS晶体管N1截止，第一PMOS晶体管P1导通，第一输出端口OUT1和第二输出端口OUT2分别为0和0；当输入端口IN为高时，第一NMOS晶体管N1导通，第一PMOS晶体管P1截止，第一输出端口OUT1和第二输出端口OUT2分别为1和1；当输入端口IN悬空时，输入端口IN上的电压为电源电压减去两个二极管的正向电压，只要电源电压足够高，第一NMOS晶体管N1和第一PMOS晶体管P1都会导通，这时第一输出端口OUT1和第二输出端口OUT2分别为1和0。这样就用一个IO表征了三个逻辑状态。理论上，一个2值IO只能表征两个逻辑状态，表征3个逻辑状态至少需要两个IO，而三态产生电路的输入IO用一个IO就可以表征3个逻辑状态，从而减小了芯片面积、节约了成本。附图说明图1是本专利技术实施方式提供的三态产生电路结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本专利技术进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。为了既能解决IO口复用的问题，又不增加芯片的内部控制逻辑，本专利技术提供了一种三态产生电路，如图1所示，包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第一NMOS晶体管N1、第一PMOS晶体管P1、第一反相器INV1、第二反相器INV2；第一电阻R1一端接电源VDD，另一端接第一二极管D1的正端；第一二极管D1的负端接第二二极管D2的正端；第二二极管D2的负端接输入端口IN；第二电阻R2的一端接输入端口IN，另一端接地；第三电阻R3一端接电源，另一端接第一NMOS晶体管N1的漏极和第一反相器INV1的输入；第一NMOS晶体管N1的栅极接输入端口IN，源极接地；第一反相器INV1的输出接第一输出端口OUT1；第一PMOS晶体管P1的源极接电源VDD，栅极接输入端口IN，漏极接第四电阻R4的一端和第二反相器INV2的输入；第四电阻R4的另一端接地；第二反相器INV2的输出接第二输出端口OUT2。本专利技术的三态产生电路中，当输入端口IN为低时，第一NMOS晶体管N1截止，第一PMOS晶体管P1导通，第一输出端口OUT1和第二输出端口OUT2分别为0和0；当输入端口IN为高时，第一NMOS晶体管N1导通，第一PMOS晶体管P1截止，第一输出端口OUT1和第二输出端口OUT2分别为1和1；当输入端口IN悬空时，输入端口IN上的电压为电源电压减去两个二极管的正向电压，只要电源电压足够高，第一NMOS晶体管N1和第一PMOS晶体管P1都会导通，这时第一输出端口OUT1和第二输出端口OUT2分别为1和0。这样就用一个IO表征了三个逻辑状态。理论上，一个2值IO只能表征两个逻辑状态，表征3个逻辑状态至少需要两个IO，而三态产生电路的输入IO用一个IO就可以表征3个逻辑状态，从而减小了芯片面积、节约了成本。应当理解的是，本专利技术的上述具体实施方式仅仅用于示例性说明或解释本专利技术的原理，而不构成对本专利技术的限制。因此，在不偏离本专利技术的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。此外，本专利技术所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。本文档来自技高网...

【技术保护点】
一种三态产生电路，其特征在于，包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第一NMOS晶体管N1、第一PMOS晶体管P1、第一反相器INV1、第二反相器INV2；第一电阻R1一端接电源VDD，另一端接第一二极管D1的正端；第一二极管D1的负端接第二二极管D2的正端；第二二极管D2的负端接输入端口IN；第二电阻R2的一端接输入端口IN，另一端接地；第三电阻R3一端接电源，另一端接第一NMOS晶体管N1的漏极和第一反相器INV1的输入；第一NMOS晶体管N1的栅极接输入端口IN，源极接地；第一反相器INV1的输出接第一输出端口OUT1；第一PMOS晶体管P1的源极接电源VDD，栅极接输入端口IN，漏极接第四电阻R4的一端和第二反相器INV2的输入；第四电阻R4的另一端接地；第二反相器INV2的输出接第二输出端口OUT2。

【技术特征摘要】
1.一种三态产生电路，其特征在于，包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第一NMOS晶体管N1、第一PMOS晶体管P1、第一反相器INV1、第二反相器INV2；第一电阻R1一端接电源VDD，另一端接第一二极管D1的正端；第一二极管D1的负端接第二二极管D2的正端；第二二极管D2的负端接输入端口IN；第二电阻R2的一端接输入端口IN，...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长沙方星腾电子科技有限公司，
类型：发明
国别省市：湖南,43