高采样率宽带跟踪保持电路制造技术

本发明专利技术公开了高采样率宽带跟踪保持电路，涉及电子技术领域，包括输入缓冲单元IB、跟踪/保持开关T/H、保持电容CH以及输出缓冲单元OB。引入全差分的电路结构，实现较好的共模噪声抑制能力。本发明专利技术使用带发射极退化电阻的输入、输出缓冲器，提高了跟踪保持电路的线性度。本发明专利技术采用了带肖特基二极管的改进开关射极跟随器作为跟踪‑保持开关，提高了电路稳定性。本发明专利技术利用了高截止频率、良好基极‑发射极匹配的GaAs HBT器件来设计跟踪保持电路，改善了现有采样保持电路采样率低以及带宽窄的缺点。

High sampling rate wideband tracking and retaining circuit

The invention discloses a high sampling rate wideband tracking and maintaining circuit, relating to the field of electronic technology, comprising an input buffer unit IB, a tracking / hold switch T/H, a holding capacitor CH, and an output buffer unit OB. A fully differential circuit structure is introduced to achieve better common mode noise suppression capability. The invention uses input and output buffers with emitter degeneration resistors to improve linearity of the tracking holding circuit. The invention adopts an improved switch with shot Schottky diode follower as a tracking switch, improves the circuit stability. The invention uses a high cut-off frequency, good base to design the track and hold circuit of GaAs HBT devices, polar emission, improve the current sample and hold circuit sampling rate low and narrow bandwidth disadvantages.

【技术实现步骤摘要】
高采样率宽带跟踪保持电路
本专利技术涉及电子
，特别是涉及高采样率宽带跟踪保持电路。
技术介绍
跟踪保持放大器能够跟踪或者保持输入模拟信号的电平值，常常作为模数转换器(ADC)的前端关键组件。跟踪保持放大器是由带保持电容的采样开关组成，在跟踪模式下，它的输出跟踪输入信号，当跟踪-保持开关打开时，它的输出保持恒定。为了准确地对信号进行数字化，大多数模数转换器需要在输入端加入跟踪保持放大器。跟踪保持放大器的引入提高了模数转换器的动态性能，它抑制了时钟孔径抖动造成的无杂散动态范围指标的下降，尤其在超高速模数转换器中，跟踪保持放大器更是成为了必不可少的模块，它有效缓解了带宽受限问题，加大了模数转换器的有效带宽。GaAsHBT用于设计高采样率宽带THA具有诸多优势，比如GaAsHBT具有高的截止频率，从而可实现高采样率，GaAsHBT的高跨导和基极-发射极电压良好的匹配特性也有利于实现高线性度的跟踪保持放大器。跟踪保持放大器常见的跟踪-保持开关结构主要有二极管桥接(Diode-Brigde)和开关射极跟随器(SEF)这两种。二极管桥接的跟踪-保持开关如果采用肖特基二极管还可实现宽带宽的跟踪保持放大器，然而二极管桥接中得正、负电流源之间或脉冲驱动的不匹配将会导致比较差的线性度和动态范围；开关射极跟随器(SEF)虽可以克服二极管桥接结构的缺点，实现宽带宽和高线性的跟踪保持放大器，但是它在驱动大电容时容易发生振铃或振荡的不稳定现象，这对于系统而言是一个潜在的威胁。苏州市灵矽微系统有限公司在其申请的专利文献“高速高带宽采样保持电路”(申请号201520075794.8，公开号204376880U，公开日2015.06.03)中公开了一种高速高带宽采样保持电路。该采样保持放大器在采样周期阶段，通过开启辅助开关射极跟随器SEF前馈，补偿了由Vout节点输出至Cs的电流，减少Vbe的调制效应，从而提高了线性度；在保持周期，辅助开关射极跟随器SEF与主开关射极跟随器SEF处于关断状态，不跟随输入信号，同时输入端接在同一个准差分输入级的输出上，以防止引入额外的馈通信号；另外，该采样保持电路通过在主开关射极跟随器SEF的电流源输出节点引入前馈来达到提高前馈效率的目的。但是，该采样保持电路仍然存在的不足之处是，1)由于采用的是传统开关射极跟随器SEF结构，在驱动保持电容等大电容负载时，将导致电路存在不稳定状态的潜在风险；2)由于该采样保持电路采用的是BiCMOS工艺，虽然该电路结构改善了电路的线性度，但是由于器件的特征频率低，使该采样保持电路在需要高采样率的应用中受限。叶桂平在其发表的学位论文“折叠内插ADC中采样保持电路的研究与设计”(2014年1月)中提出了一种用于超高速ADC结构的采样保持电路。该论文采用1μmGaAsHBT工艺实现了一款4GS/s采样率的采样保持电路。该采样保持电路采用的晶体管的特征频率大于60GHz，采样保持电路的采样开关采用了传统的开关射极跟随器SEF开关并增加时钟馈通补偿电路。这种电路结构得益于器件高的截止频率，其优势在于具有较高的采样率和精度。但是，该采样保持电路仍然存在的不足之处是，该电路的模拟输入带宽只有500MHz，相对较低，而且采样率也还存在进一步提升的空间。
技术实现思路
为了克服上述现有技术中存在的问题，基于GaAsHBT的高采样率宽带跟踪保持电路，解决了传统开关射极跟随器(SEF)结构驱动大电容导致的不稳定现象，旨在提高跟踪保持电路的采样率和带宽。本专利技术提出的跟踪保持电路不仅提高了采样率和带宽，而且还改善了电路的线性度。一种高采样率宽带跟踪保持电路，包括输入缓冲单元IB、跟踪/保持开关T/H、保持电容CH以及输出缓冲单元OB，所述输入缓冲单元IB用于将信号源与采样部分分离，根据输出要求调节信号幅值大小以提供一致的信号增益，所述输入缓冲单元IB的第一个输出端与第一个跟踪/保持开关T/H1的第一个输入端相连，输入缓冲单元IB的第二个输出端与第二个跟踪/保持开关T/H2的第一个输入端相连；两个跟踪/保持开关单元均由GaAs肖特基二极管和时钟控制电路构成，用于实现并控制信号的跟踪和保持状态切换；第一个跟踪/保持开关T/H1的第一个输出端与第一个保持电容CH1相连，第二个跟踪/保持开关T/H2的第一个输出端与第二个保持电容CH2相连；第一个跟踪/保持开关单元T/H1的第一个输出端也与所述输出缓冲单元OB的第一个输入端相连，第二个跟踪/保持开关T/H2的第一个输出端也与所述输出缓冲单元OB的第二个输入端相连；所述输出缓冲单元OB用于隔离负载和保持电容，并为跟踪保持电路提供足够的驱动能力来驱动后续电路；所述输出缓冲单元OB的第一个输入端与第一个跟踪/保持开关T/H1的第一个输出端相连，输出缓冲单元OB的第二个输入端与第二个跟踪/保持开关T/H2的第一个输出端相连。优选地，所述输入缓冲单元IB的差分对晶体管Q3和Q6的发射极通过发射极退化电阻REE2相连，补偿级晶体管Q1和Q4的发射极通过电阻REE1相连，电流源负载晶体管Q5的发射极与补偿级晶体管Q4的集电极相连，电流源负载晶体管Q5的基极与晶体管Q6的集电极相连，电流源负载晶体管Q2的发射极与补偿级晶体管Q1的集电极相连，电流源负载晶体管Q2的基极与晶体管Q3的集电极相连；差分对晶体管Q3和Q6的发射极分别与偏置电阻RS1和RS2相连，补偿级晶体管Q4和Q1的发射极分别与偏置电阻RS4和RS3相连，电流源负载晶体管Q5和Q2的集电极分别与电阻RL2和RL1的一端相连，同时电流源负载晶体管Q5和Q2的集电极均与电源VDD相连，电阻RL1的另一端与电流源负载晶体管Q2基极相连，电阻RL2的另一端与电流源负载晶体管Q5基极相连。优选地，所述跟踪/保持开关T/H里的GaAs肖特基采样二极管D1的正极与输入缓冲单元IB中晶体管Q5的发射极相连，负极与保持电容CH1的一端相连，肖特基二极管D2正极与输入缓冲单元IB中晶体管Q2的发射极相连，负极与保持电容CH2的一端相连；保持电容CH1和CH2的另一端与信号地GND相连；所述跟踪/保持开关单元T/H中的馈通消除电容CF1的一端与输入缓冲单元中晶体管Q2的发射极相连，馈通消除电容CF2的一端与输入缓冲单元中晶体管Q5的发射极相连；电容CF1和CF2的另一端分别与晶体管Q16和Q10的集电极相连；所述跟踪/保持开关单元T/H中的时钟控制电路晶体管Q17和Q15的集电极与输入缓冲单元IB中晶体管Q6的集电极相连，时钟控制电路晶体管Q9和Q11的集电极与输入缓冲单元IB中晶体管Q3的集电极相连；跟踪/保持开关单元T/H1中的时钟控制电路差分对晶体管Q16和Q15的发射极分别与偏置电阻RS10和RS9的一端相连，偏置电阻RS10和RS9的另一端与信号地GND相连，差分对晶体管Q18和Q17的发射极分别与偏置电阻RS12和RS11的一端相连，偏置电阻RS12和RS11的另一端与信号地GND相连；晶体管Q18和Q17的基极分别与晶体管Q16和Q15的基极相连。优选地，所述输出缓冲单元OB的差分对晶体管Q21和Q22的发射极通过发射极退化电阻REE3相连，晶体管Q21的集电极与电流源晶体管Q25的基极相连，晶体管Q2本文档来自技高网...

【技术保护点】
一种高采样率宽带跟踪保持电路，其特征在于，包括输入缓冲单元IB、跟踪/保持开关T/H、保持电容CH以及输出缓冲单元OB，所述输入缓冲单元IB用于将信号源与采样部分分离，根据输出要求调节信号幅值大小以提供一致的信号增益，所述输入缓冲单元IB的第一个输出端与第一个跟踪/保持开关T/H1的第一个输入端相连，输入缓冲单元IB的第二个输出端与第二个跟踪/保持开关T/H2的第一个输入端相连；两个跟踪/保持开关单元均由GaAs肖特基二极管和时钟控制电路构成，用于实现并控制信号的跟踪和保持状态切换；第一个跟踪/保持开关T/H1的第一个输出端与第一个保持电容CH1相连，第二个跟踪/保持开关T/H2的第一个输出端与第二个保持电容CH2相连；第一个跟踪/保持开关单元T/H1的第一个输出端也与所述输出缓冲单元OB的第一个输入端相连，第二个跟踪/保持开关T/H2的第一个输出端也与所述输出缓冲单元OB的第二个输入端相连；所述输出缓冲单元OB用于隔离负载和保持电容，并为跟踪保持电路提供足够的驱动能力来驱动后续电路；所述输出缓冲单元OB的第一个输入端与第一个跟踪/保持开关T/H1的第一个输出端相连，输出缓冲单元OB的第二个输入端与第二个跟踪/保持开关T/H2的第一个输出端相连。...

【技术特征摘要】
1.一种高采样率宽带跟踪保持电路，其特征在于，包括输入缓冲单元IB、跟踪/保持开关T/H、保持电容CH以及输出缓冲单元OB，所述输入缓冲单元IB用于将信号源与采样部分分离，根据输出要求调节信号幅值大小以提供一致的信号增益，所述输入缓冲单元IB的第一个输出端与第一个跟踪/保持开关T/H1的第一个输入端相连，输入缓冲单元IB的第二个输出端与第二个跟踪/保持开关T/H2的第一个输入端相连；两个跟踪/保持开关单元均由GaAs肖特基二极管和时钟控制电路构成，用于实现并控制信号的跟踪和保持状态切换；第一个跟踪/保持开关T/H1的第一个输出端与第一个保持电容CH1相连，第二个跟踪/保持开关T/H2的第一个输出端与第二个保持电容CH2相连；第一个跟踪/保持开关单元T/H1的第一个输出端也与所述输出缓冲单元OB的第一个输入端相连，第二个跟踪/保持开关T/H2的第一个输出端也与所述输出缓冲单元OB的第二个输入端相连；所述输出缓冲单元OB用于隔离负载和保持电容，并为跟踪保持电路提供足够的驱动能力来驱动后续电路；所述输出缓冲单元OB的第一个输入端与第一个跟踪/保持开关T/H1的第一个输出端相连，输出缓冲单元OB的第二个输入端与第二个跟踪/保持开关T/H2的第一个输出端相连。2.如权利要求1所述的电路，其特征在于，所述输入缓冲单元IB的差分对晶体管Q3和Q6的发射极通过发射极退化电阻REE2相连，补偿级晶体管Q1和Q4的发射极通过电阻REE1相连，电流源负载晶体管Q5的发射极与补偿级晶体管Q4的集电极相连，电流源负载晶体管Q5的基极与晶体管Q6的集电极相连，电流源负载晶体管Q2的发射极与补偿级晶体管Q1的集电极相连，电流源负载晶体管Q2的基极与晶体管Q3的集电极相连；差分对晶体管Q3和Q6的发射极分别与偏置电阻RS1和RS2相连，补偿级晶体管Q4和Q1的发射极分别与偏置电阻RS4和RS3相连，电流源负载晶体管Q5和Q2的集电极分别与电阻RL2和RL1的一端相连，同时电流源负载晶体管Q5和Q2的集电极均与电源VDD相连，电阻RL1的另一端与电流源负载晶体管Q2基极相连，电阻RL2的另一端与电流源负载...

【专利技术属性】
技术研发人员：吕红亮，李少军，杨施政，张义门，张玉明，武岳，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61