一种阵列基板和显示面板制造技术

本发明专利技术公开了一种阵列基板和显示面板，阵列基板包括：毗邻的第一显示区域和第二显示区域；其中，第一显示区域内靠近第二显示区域的一行像素单元中有至少一个像素单元的面积小于第一显示区域内非边缘行的像素单元的面积；和/或，第二显示区域内靠近第一显示区域的一行像素单元中有至少一个像素单元的面积小于第二显示区域内非边缘行的像素单元的面积。通过上述方式，本发明专利技术所提供的阵列基板能够避免分屏驱动时产生分屏线。

【技术实现步骤摘要】
一种阵列基板和显示面板
本专利技术涉及显示
，特别是涉及一种阵列基板和显示面板。
技术介绍
近年来，用户对显示面板的显示效果的追求与日剧增，超大尺寸(例如85in、95in等)的超高清的显示面板受到用户的欢迎。在这种超大尺寸的显示面板中，数据线存在负载过大的问题，该问题可能会导致显示面板的显示品质下降。目前，为解决上述问题，通常采用分屏的设计方式，例如将显示面板分为两个区域，每个区域包括一扫描驱动器和一数据驱动器，两个区域同时分别扫描和控制各自区域内的像素，以使得数据线的负载降低为原来的一半。本专利技术的专利技术人在长期研发过程中发现，上述行扫描分屏驱动的设计相当于两块屏幕的拼接，两块屏幕的电性能会有些微的差异，这种差异在屏幕的交接处表现的最为明显，严重时在屏幕交接处可观察到分屏线。
技术实现思路
本专利技术主要解决的技术问题是提供一种阵列基板和显示面板，能够避免分屏驱动时产生分屏线。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种阵列基板，包括：第一显示区域，其包括多个呈阵列排列的像素单元；第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，且所述第一本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：第一显示区域，其包括多个呈阵列排列的像素单元；第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，且所述第一显示区域内的像素单元与所述第二显示区域内的像素单元构成一个像素阵列；其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中有至少一个像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积；和/或，所述第二显示区域内靠近所述第一显示区域的一行像素单元中有至少一个像素单元的面积小于所述第二显示区域内非边缘行的像素单元的面积。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：第一显示区域，其包括多个呈阵列排列的像素单元；第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，且所述第一显示区域内的像素单元与所述第二显示区域内的像素单元构成一个像素阵列；其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中有至少一个像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积；和/或，所述第二显示区域内靠近所述第一显示区域的一行像素单元中有至少一个像素单元的面积小于所述第二显示区域内非边缘行的像素单元的面积。2.根据权利要求1所述的阵列基板，其特征在于，所述第一显示区域内靠近所述第二显示区域的一行像素单元中的每个像素单元的面积均小于所述第一显示区域内非边缘行的像素单元的面积；和/或，所述第二显示区域内靠近所述第一显示区域的一行像素单元中的每个像素单元的面积均小于所述第二显示区域内非边缘行的像素单元的面积。3.根据权利要求1所述的阵列基板，其特征在于，所述第一显示区域内靠近所述第二显示区域的一行像素单元包括多个第一类型像素单元和多个第二类型像素单元，其中，所述多个第一类型像素单元和所述多个第二类型像素单元分别按照预定数量交错排列，且所述第一类型像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积，而所述第二类型像素单元的面积与所述第一显示区域内非边缘行的像素单元的面积相同；和/或所述第二显示区域靠近所述第一显示区域的一行像素单元包括多个第三类型像素单元和多个第四类型像素单元，其中，所述多个第三类型像素单元和所述多个第四类型像素单元分别按照预定数量交错排列，且所述第三类型像素单元的面积与所述第二显示区域内...

【专利技术属性】
技术研发人员：石龙强，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44