输出电路制造技术
output circuit
The subject is to provide an output circuit that can perform switching actions at high speed. Solution: generating the control voltage generating circuit with the control voltage of the gate; accept the first conductive type control voltage of the 1MOS transistor; gate input 2MOS transistor of a first conductivity type first input signal; the input gate is 3MOS transistor of a second conductivity type second input signal; the 4MOS transistor and a first conductive type the gate, and the 1MOS transistor is connected to a source electrode, a drain connected with the output terminal of the 4MOS transistor of the first conductivity type are the first input signal and the 2 input signal to the output terminal of the output driver and output signal, the control voltage control voltage generating circuit due to the absorption of first and a second input signal change and produce the change of control voltage is maintained at a predetermined voltage.
【技术实现步骤摘要】
输出电路
本专利技术关于输出电路，特别关于利用低电压信号对与高电压连接的MOS晶体管进行导通截止控制并生成输出信号的输出电路。
技术介绍
生成驱动在数十V的高电压下进行动作的负载的输出信号的输出电路，例如，构成为利用低电压信号对与高电压连接的MOS晶体管进行导通截止控制，从该MOS晶体管得到高电压的输出信号。作为这样的输出电路的例子，在图6中示出现有的输出电路600的电路图。现有的输出电路600具备：电源端子601、接地端子602、输入端子615、NMOS晶体管616、电阻611、613、齐纳二极管610、PMOS晶体管612以及输出端子614。PMOS晶体管612的源极与电源端子601连接，漏极与输出端子614连接。电阻611的一端与电源端子601连接。齐纳二极管610的负极与电源端子601连接，正极与电阻611的另一端和PMOS晶体管612的栅极连接。电阻613的一端与齐纳二极管610的正极连接。NMOS晶体管616的栅极与输入端子615连接，源极与接地端子602连接，漏极与电阻613的另一端连接。在这样的现有的输出电路600中，NMOS晶体管616根据向输入...
【技术保护点】
一种输出电路，其特征在于，具备：第1电源端子；第2电源端子；输出端子；控制电压生成电路，在所述第1电源端子与所述第2电源端子之间连接，生成控制电压；第1导电型的第1MOS晶体管，栅极被输入所述控制电压，以源极的电压不会成为第1既定电压以下的方式进行钳位；第1导电型的第2MOS晶体管，栅极被输入第1输入信号，源极与所述第1电源端子连接，漏极与所述第1MOS晶体管的源极连接；第2导电型的第3MOS晶体管，栅极被输入第2输入信号，源极与所述第2电源端子连接，漏极与所述第1MOS晶体管的漏极连接；以及第1导电型的第4MOS晶体管，源极与所述第1电源端子连接，栅极与所述第1MOS晶体...
【技术特征摘要】
2016.03.07 JP 2016-0436551.一种输出电路，其特征在于，具备：第1电源端子；第2电源端子；输出端子；控制电压生成电路，在所述第1电源端子与所述第2电源端子之间连接，生成控制电压；第1导电型的第1MOS晶体管，栅极被输入所述控制电压，以源极的电压不会成为第1既定电压以下的方式进行钳位；第1导电型的第2MOS晶体管，栅极被输入第1输入信号，源极与所述第1电源端子连接，漏极与所述第1MOS晶体管的源极连接；第2导电型的第3MOS晶体管，栅极被输入第2输入信号，源极与所述第2电源端子连接，漏极与所述第1MOS晶体管的漏极连接；以及第1导电型的第4MOS晶体管，源极与所述第1电源端子连接，栅极与所述第1MOS晶体管的源极连接，漏极与所述输出端子连接，所述第1导电型的第4MOS晶体管被所述第1输入信号及所述第2输入信号驱动而向所述输出端子输出输出信号，所述控制电压生成电路吸收因所述第1输入信号和所述第2输入信号发生变化而产生的所述控制电压的变动，将所述控制电压保持在第2既定电压。2.如权利要求1所述的输出电路，其特征在于，所述控制电压生成电路具有：恒流源，其一端与所述第2电源端子连接；第1电阻，其一端与所述第1电源端子连接，另一端与所述恒流源的另一端连接；第2电阻，其一端与所述第1电阻的另一端连接，另一端与所述第1MOS晶体管的栅极连接；电容，其一端与所述第1电源端子连接，另一端与所述第2电阻的一端连接；第2导电型的第5MOS晶体管，其栅极与所述第1电阻的另一端连接，漏极与所述第1电源端子连接，源极与所述第1MOS晶体管的栅极连接；以及第...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。