单粒子瞬态扰动加固锁存电路制造技术

本发明专利技术涉及一种单粒子瞬态扰动加固锁存电路，属于电路设计领域。该单粒子瞬态扰动加固锁存电路包括第一低通滤波单元以及锁存器，数据输入端的第一路数据输入与锁存器的第一输入端相连，数据输入端的第二路数据输入通过第一低通滤波单元与锁存器的第二输入端相连，第一低通滤波单元是由无源器件组成的用于去除高频信号的电路单元。利用无源器件组成可以去除高频信号的低通滤波单元，滤波能力仅需大于单粒子瞬态扰动产生的最大脉冲宽度，不会影响锁存电路的工作频率、电路结构简单；同时由于无源器件本身不会产生单粒子瞬态扰动，也不会增加存储单元面积和功耗，所以能够有效提高锁存器、触发器等逻辑电路的抗单粒子效应的能力。

【技术实现步骤摘要】
单粒子瞬态扰动加固锁存电路
本专利技术属于电路设计领域，涉及一种单粒子瞬态扰动加固锁存电路。
技术介绍
电子器件在太空中工作时，会受到高能质子、高能中子及宇宙重离子的轰击。撞击本身以及撞击产生的次级粒子，都会在体硅上电离电子空穴对，当电离积累的电荷数量达到一定量级时，会对电路状态产生扰动。如：存储类单元的位翻转、组合逻辑中的瞬态脉冲等，这些效应常被称为单粒子效应。在大尺寸工艺条件下，单粒子效应对电路的影响主要表现为单粒子翻转（英文：singleeventupset，简称：SEU），主要影响带存储结构的电路。而对于小尺寸工艺而言，电路不但会受到单粒子翻转效应的影响，同样也会受到单粒子瞬态（英文：singleeventtransient，简称：SET）扰动效应的影响。上述两种效应对电子器件在空间中应用的稳定性和可靠性产生了巨大的威胁。国际上已经展开了很多有关单粒子效应加固设计的电路结构研究。进入深亚微米工艺之后，如何在不多占用功耗和面积条件下，提高器件抗单粒子效应的能力，一直是大家关注的重点。
技术实现思路
为了解决相关技术中因小尺寸电路工艺中单粒子翻转以及单粒子瞬态扰动效应的影响，导致电子器件在空间中的应用的稳定性和可靠性比较差的问题，本申请提供了一种单粒子瞬态扰动加固锁存电路，其在不增加功耗和降低电路工作频率的基础上，利用无源器件组成一个低通滤波器，在数据数据输入端对单粒子瞬态效应产生的扰动进行滤波，进而提升锁存器、触发器等时序逻辑电路的抗单粒子效应能力。本专利技术的技术方案实现如下：一种单粒子瞬态扰动加固锁存电路，该单粒子瞬态扰动加固锁存电路包括第一低通滤波单元以及锁存器，其中：数据输入端的第一路数据输入与锁存器的第一输入端相连，该数据输入端的第二路数据输入通过第一低通滤波单元与锁存器的第二输入端相连，第一低通滤波单元是由无源器件组成的用于去除高频信号的电路单元。通过利用无源器件组成可以去除高频信号的低通滤波单元，滤波能力仅需大于单粒子瞬态扰动产生的最大脉冲宽度，不会影响锁存电路的工作频率、电路结构简单；同时由于无源器件本身不会产生单粒子瞬态扰动，也不会增加存储单元面积和功耗，所以能够有效提高锁存器、触发器等时序逻辑电路的抗单粒子效应的能力。可选的，该第一低通滤波单元包括第一电阻和第一电容，该数据输入端的第二路数据输入通过依次串联的第一电阻和第二电容与锁存器的第二输入端相连。由于电阻和电容都为无源器件，本身不会产生单粒子瞬态扰动，所以非常适合用于锁存器、触发器等时序逻辑电路的单粒子效应加固，同时又不增加功耗和降低电路工作频率。第一低通滤波单元采用第一电阻和第一电容串联的形式，在不增加电路面积、功耗，不降低电路工作频率的基础上，提高电路的抗单粒子效应的能力。可选的，第一电阻为高阻多晶电阻，第一电容为金属与金属层间(英文：Metal-Insulator-Metal，简称：MIM)电容。第一电阻采用特殊的高阻多晶电阻，第一电容采用MIM电容实现，高阻多晶实现时突破设计规则的最小线宽限制，电阻归一化后的阻值能够达到10K/方块以上，从而缩小了版图面积、提升了加固效率。可选的，该单粒子瞬态扰动加固锁存电路还包括串联的第一反相器和第二反相器，该数据输入端的第二路数据输入依次通过串联的第一反相器、第二反相器、第一低通滤波单元后与该锁存器的第二输入端相连。通过引入在数据输入端与第一低通滤波单元之间采用串联的第一反相器和第二反相器，对第一低通滤波单元起到了防止与前级电路产生电阻分压的保护作用。可选的，该单粒子瞬态扰动加固锁存电路还包括第二低通滤波单元，时钟输入端的时钟输入通过第二低通滤波单元控制锁存器的数据写入与锁存，第二低通滤波单元是由无源器件组成的电路单元。类似的，通过在时钟输入端增加无源器件组成的低通滤波单元，由于无源器件本身不会产生单粒子瞬态扰动，也不会增加存储单元面积和功耗，所以在对锁存器进行时钟控制时，能够有效提高锁存器、触发器等时序逻辑电路的抗单粒子效应的能力。可选的，该单粒子瞬态扰动加固锁存电路还包括第一传输门和第二传输门，其中：该时钟输入端的时钟输入通过第二低通滤波单元后，分别与第一传输门和第二传输门的栅极相连；数据输入端的第一路数据输入与第一传输门的输入端相连，数据输入端的第二路数据输入在经过第一低通滤波单元后与第二传输门的输入端相连，第一传输门的输出端与锁存器的第一输入端相连，第二传输门的输出端与锁存器的第二输入端相连。通过设置第一传输门和第二传输门，实现时钟输入对数据输入向锁存器写入或锁存数据的控制。可选的，该第二低通滤波单元包括第二电阻和第二电容，时钟输入端的时钟输入依次通过串联的第二电阻和第二电容后控制锁存器的数据写入与锁存。类似的，由于电阻和电容都为无源器件，第二低通滤波单元采用第二电阻和第二电容串联的形式，在不增加电路面积、功耗，不降低电路工作频率的基础上，提高电路的抗单粒子效应的能力。可选的，第二电阻为高阻多晶电阻，第二电容为MIM电容。第二电阻采用特殊的高阻多晶电阻，第二电容采用MIM电容实现，高阻多晶实现时突破设计规则的最小线宽限制，电阻归一化后的阻值能够达到10K/方块以上，从而缩小了版图面积、提升了加固效率。可选的，该单粒子瞬态扰动加固锁存电路还包括第三反相器和第四反相器，该时钟输入端的时钟输入依次经过串联的第三反相器、第四反相器、第二低通滤波单元后控制锁存器的数据写入与锁存。通过引入在时钟输入端与第二低通滤波单元之间采用串联的第三反相器和第四反相器，对第二低通滤波单元起到了防止与前级电路产生电阻分压的保护作用。可选的，锁存器为双互锁存储单元（英文：DualInterlockedStorageCell，简称：DICE）结构。应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本专利技术。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。图1为传统的基于DICE结构的锁存器的示意图；图2为带延时滤波的单粒子瞬态扰动加固电路的示意图；图3为基于Muller_C单元的延时滤波结构的示意图；图4为本专利技术一个实施例中提供的单粒子瞬态扰动加固锁存电路的示意图。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本专利技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本专利技术的一些方面相一致的装置和方法的例子。大尺寸工艺条件下只采用DICE结构实现抗辐射锁存器的加固，图1是传统的基于DICE锁存结构的示意图，数据输入接传输门1的一端，另一端分成两路作为DICE锁存结构的输入。时钟输入接传输门1的栅极，控制传输门1的写入与锁存。该结构在小尺寸下不具备抗单粒子瞬态扰动效应的能力，单粒子瞬态扰动会通过数据输入和时钟输入传输，最终导致锁存器的写入与锁存错误。所以，在深亚微米小尺寸、较高工作频率条件下，传统的DICE结构已经不再有良好的抗单粒子效应的能力。但随着工艺尺寸的降低，电路工作频率的增加，单粒子瞬态扰动成为出错的主要因素。即使DICE结构有很好的抗静态单粒子翻转本文档来自技高网...

【技术保护点】
一种单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路包括第一低通滤波单元以及锁存器，其中：数据输入端的第一路数据输入与所述锁存器的第一输入端相连，所述数据输入端的第二路数据输入通过所述第一低通滤波单元与所述锁存器的第二输入端相连，所述第一低通滤波单元是由无源器件组成的用于去除高频信号的电路单元。

【技术特征摘要】
1.一种单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路包括第一低通滤波单元以及锁存器，其中：数据输入端的第一路数据输入与所述锁存器的第一输入端相连，所述数据输入端的第二路数据输入通过所述第一低通滤波单元与所述锁存器的第二输入端相连，所述第一低通滤波单元是由无源器件组成的用于去除高频信号的电路单元。2.根据权利要求1所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述第一低通滤波单元包括第一电阻和第一电容，所述数据输入端的第二路数据输入通过依次串联的所述第一电阻和所述第二电容与所述锁存器的第二输入端相连。3.根据权利要求2所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述第一电阻为高阻多晶电阻，所述第一电容为金属与金属层间MIM电容。4.根据权利要求1至3中任一所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路还包括串联的第一反相器和第二反相器，所述数据输入端的第二路数据输入依次通过串联的所述第一反相器、所述第二反相器、所述第一低通滤波单元后与所述锁存器的第二输入端相连。5.根据权利要求1所述的单粒子瞬态扰动加固锁存电路，其特征在于，所述单粒子瞬态扰动加固锁存电路还包括第二低通滤波单元，时钟输入端的时钟输入通过所述第二低通滤波单元控制所述锁存器的数据写入与锁存，所述第二低通滤波单元是由无源器件组成的电路单元...

【专利技术属性】
技术研发人员：周昕杰，肖志强，王栋，姚进，袁同伟，潘滨，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏,32