用于集成电路的存储器初始化的系统和方法技术方案

本发明专利技术涉及用于集成电路的存储器初始化的系统和方法。在一个实施方式中，提供了一种用于一电路的存储器初始化的方法。所述方法包括：识别配置为一存储器设备的所述电路的一部分；检测包括所述存储器设备的所述电路内的电力区域的断电状态的开始；当检测到断电状态的开始后，执行写入操作以将一预定模式的数据写入至所述存储器设备；以及在断电状态结束之后，提供存储在所述存储器设备处的所述数据用于读取操作。

System and method for memory initialization of an integrated circuit

The present invention relates to a system and method for memory initialization of an integrated circuit. In one embodiment, a method of memory initialization for a circuit is provided. The method includes identifying a portion of the circuit configuration for a memory device; start off state region of the power detection circuit includes the memory devices within the; when the detected start off state after the execution of the write operation to a predetermined pattern of writing data to the memory device at the end of the state of the power; and, to provide the data stored in the memory device for read operations.

【技术实现步骤摘要】
用于集成电路的存储器初始化的系统和方法
本专利技术总体涉及集成电路技术，并且更具体地涉及用于集成电路的存储器初始化的系统和方法。
技术介绍
如今，为了实现低功耗，集成电路(例如，专用集成电路(ASIC)、包括ASIC的片上系统(SoC)等)通常被设计成使得所述电路的多部分可基于操作需求而被选择性地断电。为了促进选择性通电和断电，此类集成电路可包括多个电力区域，其中与某个电力区域相关联的多个电路可独立于与另一电力区域相关联的多个电路而被断电。图1A所示为一种具有多个电力区域的集成电路100的一个实例。如图1A所示，集成电路100还包括与电力区域116相关联的存储器块112和逻辑块114、与电力区域126相关联的存储器块122和逻辑块124，以及与电力区域136相关联的存储器块132和逻辑块134。存储器块112、122和132可包括任何种类的片上存储器，例如静态随机访问存储器(SRAM)。逻辑块114、124和134可包括任何种类的电路，例如多个互补金属氧化物半导体(CMOS)电路。集成电路100还包括一个电力管理单元(PMU)102，所述电力管理单元还可包括CMOS电路并且可个别地启本文档来自技高网...

【技术保护点】
一种用于第一电路的存储器初始化的方法，其特征在于，包括：识别配置为第一存储器设备的所述第一电路的一部分；检测包括所述第一存储器设备的所述第一电路内的一电力区域的断电状态的开始；当检测到所述断电状态的开始后，执行写入操作以将一预定模式的数据写入至所述第一存储器设备；以及在所述断电状态结束之后，提供存储在所述第一存储器设备的所述数据用于读取操作。

【技术特征摘要】
2016.02.15 IN 2016410052771.一种用于第一电路的存储器初始化的方法，其特征在于，包括：识别配置为第一存储器设备的所述第一电路的一部分；检测包括所述第一存储器设备的所述第一电路内的一电力区域的断电状态的开始；当检测到所述断电状态的开始后，执行写入操作以将一预定模式的数据写入至所述第一存储器设备；以及在所述断电状态结束之后，提供存储在所述第一存储器设备的所述数据用于读取操作。2.如权利要求1所述的方法，其特征在于，对所述断电状态的开始的所述检测包括检测隔离启用信号、复位信号以及电力禁用信号中至少一个的过渡边沿。3.如权利要求1所述的方法，其特征在于，所述第一电路用于对包括第二存储器设备的第二电路的行为进行仿真，且所述预定模式配置成当包括所述第二存储器设备的一电力区域从通电状态转变为断电状态时对所述第二存储器设备的内容进行仿真。4.如权利要求3所述的方法，其特征在于，所述第一电路包括一现场可编程门阵列，所述第二电路包括专用集成电路和片上系统中的至少一个。5.如权利要求1所述的方法，其特征在于，还包括：确定与所述第一存储器设备内的多个存储器位置相关联的地址范围；以及将所述数据写入至与所述地址范围相关联的各所述存储器位置。6.如权利要求5所述的方法，其特征在于，依次将所述数据写入至各所述存储器位置。7.如权利要求1所述的方法，其特征在于，所述第一存储器设备包括用于所述读取操作的第一端口以及用于所述写入操作的第二端口。8.一种包括多个晶体管的第一集成电路，其特征在于，配置为：识别配置为第一存储器设备的所述第一集成电路的一部分；检测包括所述第一存储器设备的所述第一集成电路内的一电力区域的断电状态的开始；当检测到所述断电状态的所述开始后，执行写入操作以将一预定模式的数据写入至所述第一存储器设备；以及在所述断电状态结束之后，提供存储在所述第一存储器设备的所述数据用于读取操作。9.如权利要求8所述的第一集成电路，其特征在于，对所述断电状态的开始的所述检测包括检测隔离启用信号、复位信号以及电力禁用信号中至少一个的过渡边沿。10.如权利要求8所述的第一集成电路，其特征在于，所述第一集成电路用于对包括第二存储器设备的第二集成电路的行为进行仿真，且所述预定模式配置成当...

【专利技术属性】
技术研发人员：K·V·库马尔，
申请(专利权)人：维布络有限公司，
类型：发明
国别省市：印度,IN