互连唤醒响应电路和方法技术

在一些实施例中，提供了用于通过如具有USB接口的数据总线上响应唤醒请求的电路和方法。互连PHY可以被置于主动功率降低模式中，并且可以响应于所述总线上的检测到的唤醒请求而通过以下方式在足够时间内进行响应：保持所述PHY中的发射器数据路径的至少一部分在所述降低功率模式期间上电，并且当所述PHY在后台重新引导时响应所述唤醒请求。

【技术实现步骤摘要】
【国外来华专利技术】互连唤醒响应电路和方法优先权声明本申请要求于2014年12月8日提交的题为“INTERCONNECTWAKERESPONSECIRCUITANDMETHOD(互连唤醒响应电路和方法)”的美国专利申请序列号14/563,079的优先权，并且所述申请通过引用以其全文结合在此。
本专利技术的实施例总体上涉及互连功率降低，并且具体地涉及用于具有快速唤醒响应需求的接口(如USB2及后续)的主动功率降低解决方案。附图说明通过示例的方式而不是限制的方式展示了本专利技术的实施例，在附图的图中，其中，相同的参考号指代相似的元件。图1示出了第一通信设备与第二通信设备之间的USB2链路。图2是时序图，展示了USB2远程唤醒时序要求。图3是框图，示出了传统USB2接口及其相关平台部件。图4是框图，示出了根据一些实施例的具有执行快速远程唤醒响应的能力的互连接口，如USB2。图5是框图，示出了图4接口的实施例，具有用于在降低功率模式(reducedpowermode)期间在接口中主动地降低功率的功率划分方案。图6是图示，突出了根据一些实施例的PHY的用于图4或图5的接口的部分。图7是根据一些实施例的唤醒响应本文档来自技高网...

【技术保护点】
一种芯片，包括：接口，所述接口具有PHY以及耦合至外部设备的数据总线，所述PHY包括：发射器驱动器，所述发射器驱动器在降低功率模式期间断电；以及至少一个数据路径寄存器，所述至少一个数据路径寄存器耦合至所述发射器驱动器，所述至少一个数据路径寄存器在所述降低功率模式期间通电并且将存储有恢复数据，所述恢复数据用于响应从所述数据总线处检测到的唤醒事件，以便响应于所述唤醒事件而将所存储的数据驱动到所述数据总线上。

【技术特征摘要】
【国外来华专利技术】2014.12.08 US 14/563,0791.一种芯片，包括：接口，所述接口具有PHY以及耦合至外部设备的数据总线，所述PHY包括：发射器驱动器，所述发射器驱动器在降低功率模式期间断电；以及至少一个数据路径寄存器，所述至少一个数据路径寄存器耦合至所述发射器驱动器，所述至少一个数据路径寄存器在所述降低功率模式期间通电并且将存储有恢复数据，所述恢复数据用于响应从所述数据总线处检测到的唤醒事件，以便响应于所述唤醒事件而将所存储的数据驱动到所述数据总线上。2.如权利要求1所述的芯片，其中，所述至少一个数据路径寄存器包括多于一个寄存器。3.如权利要求1所述的芯片，其中，所述至少一个寄存器是触发器。4.如权利要求1所述的芯片，其中，所述数据路径包括顺序地耦合在一起的多个寄存器。5.如权利要求1所述的芯片，其中，所述数据路径是用于具有USB能力的互连的全速发射器数据路径的一部分。6.如权利要求1所述的芯片，进一步包括唤醒检测电路，所述唤醒检测电路将在所述降低功率模式期间至少部分地上电，以便监测数据总线线路状态。7.如权利要求6所述的芯片，其中，所述唤醒检测电路将向所述PHY外部的PMU提供对所述唤醒事件的指示，以便唤醒所述PHY。8.如权利要求6所述的芯片，其中，所述唤醒检测电路将向所述PHY内的功率域控制逻辑提供对所述唤醒事件的指示，以便唤醒所述PHY。9.如权利要求1所述的芯片，包括保留寄存器，所述保留寄存器将在所述降低功率模式期间上电，以便存储所述发射器驱动器的配置信息。10.一种装置，包括：收发器，所述收发器具有用于将数据从所述收发器驱动到数据线上的多个发射器选项；以及控制逻辑，所述控制逻辑用于控制所述数据通过所述发射器中的所选发射器来传...

【专利技术属性】
技术研发人员：A·K·斯里瓦斯塔瓦，J·J·李，A·阿萨姆，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US