基于先进先出结构的同步捕获装置及其方法，装置包括同步序列选取模块、相关求和器组、快速傅立叶变换模块、相关峰值选择模块、门限判决模块、验证序列选取模块、验证峰值获取模块、峰值比较模块。方法包括：选取一个同步序列；对同步序列进行相关求和运算；将相关求和运算结果进行快速傅立叶变换；从变换结果中选出最大峰值并将最大峰值与门限进行比较；根据比较结果选取验证序列；对验证序列进行匹配滤波以及快速傅立叶变换，获得两组验证峰值；根据两组验证峰值的大小关系判断同步捕获是否成功。本发明专利技术具有资源占用少、实时性强、同步捕获漏捕获和错捕获概率低、正确同步捕获概率高的优点。
【技术实现步骤摘要】
基于部分匹配滤波算法的实时同步捕获装置及方法
本专利技术属于通信
，更进一步涉及扩频通信
中的一种基于部分匹配滤波算法的实时同步捕获方法及装置。本专利技术可用于扩频通信系统的接收端对接收信号中的同步序列进行实时同步捕获，实现接收端与发送端的同步，保证信息的正确接收。
技术介绍
在无线通信系统中，要想保证接收端能够准确的接收发送端发出的数据，必须实现接收端与发送端的同步。因此，对于扩频通信接收机来讲，对接收信号中的同步序列进行同步捕获是首先要解决的问题。目前，运用较广泛地一种同步捕获方法是采用快速傅立叶变换的部分匹配滤波法PMF-FFT，该方法将整个同步捕获过程建模为一个二维搜索过程，并通过快速傅里叶变换，将在频率、伪码相位上的二维搜索变成只在伪码相位上的一维搜索，大大减少了捕获时间。然而，当扩频通信系统接收端接收信号具有低信噪比、大频偏的特点时，该方法存在漏捕获和错捕获概率较高的问题。北京北斗星通导航技术股份有限公司申请的专利“一种民码捕获方法及装置”(专利申请号201310728686.1，公开号CN103698783A)提出了一种基于部分匹配滤波算法的同步序列捕获方法及装置。该装置主要包括第一滤波抽取模块、第二滤波抽取模块、部分匹配滤波器组、快速傅里叶变换FFT处理模块、非相干累积模块及分析比较模块，第一滤波抽取模块、第二滤波抽取模块用于对接收端接收信号进行抽取并分段存储抽取后的信号，部分匹配滤波器组用于分段后的本地伪码作为抽头系数，对各个子段分别进行匹配滤波处理，得到滤波结果，快速傅里叶变换处理模块由若干个并行的快速傅立叶变换器组成，用于存储来自部分匹配滤波器组的滤波结果，并对其进行快速傅立叶变换，非相干累加模块，用于对快速傅立叶变换处理模块中所有快速傅里叶变换器的输出结果分别进行取模，而后进行累加运算，得到非相干累加结果；分析比较模块，用于从快速傅立叶变换处理模块得到的非相干累加结果中查找捕获的结果；该装置存在的不足是，快速傅里叶变换处理模块包含多个快速傅立叶变换器，硬件资源开销很大。该方法的实施步骤是：第一、对接收端接收信号进行抽取并将抽取后的结果按照进行分段存储；第二、以本地伪码作为抽头系数，对各个子段分别进行匹配滤波处理，得到滤波结果并对滤波结果进行存储；第三、对各个子段的滤波结果进行快速傅立叶变换；第四、对FFT变换的输出结果分别取模后按点累加，得到非相干累加结果，并从中查找峰值位置作为捕获结果；该方法存在的不足是，需要对接收到的信号进行存储，而后利用存储的数据完成同步捕获，这就导致捕获时延较大，无法保证实时同步捕获。西安电子科技大学拥有的专利技术“实时同步捕获伪码的方法及装置”(申请日：2014年6月30日，申请号：201410304732.X，授权公告号：104065397B)中提出了一种实时同步捕获伪码的方法及装置。该装置主要包括第一伪码捕获模块与第二伪码捕获模块，第二伪码捕获模块用于实现对接收端接收信号中的同步序列的粗捕获。第一伪码捕获模块用于对第二伪码捕获模块输出的捕获结果进行验证。该装置存在的不足是：第一伪码捕获模块包含大量乘法器、加法器与存储器，硬件实现复杂度较高。其实现步骤是：第一，采用第一伪码和第二伪码依次对同步头进行扩频生成同步序列并发送；第二、接收端对接收信号进行解扩得到分段相关值并存储；第三、顺序提取分段相关值并与第二伪码相乘，得到部分相关值序列；第四、对该序列作快速傅立叶运算后再进行取模处理，选择模值的最大值与门限值进行比较，若最大值大于等于门限值则第二伪码捕获成功，执行第五步，否则返回第二步；第五、将部分相关值序列的前半部分叠加值与后半部分叠加值作比较，若两者近似相等则同步捕获成功，反之同步捕获失败。该方法存在的不足是，当接收的通信信号具有低信噪比、大频偏的特点时，捕获的可靠性较低。
技术实现思路
本专利技术的目的在于克服上述已有技术的不足，提供一种基于部分匹配滤波算法的实时同步捕获装置及方法，以解决在同步捕获中现有技术中捕获时延较大，无法保证实时捕获、捕获可靠性较低的问题，提高通信系统的可靠性与稳定性。为了实现上述目的，本专利技术方法的思路是：首先利用部分匹配滤波算法结合快速傅立叶变换对同步序列进行处理来获得相关峰值，从而降低噪声以及频偏对相关峰值的影响；然后，通过将相关峰值与门限进行比较来获取验证序列的起始位置，最后，利用部分匹配滤波算法以及快速傅立叶变换对验证序列进行处理来获得获得两组验证峰值，并根据两组峰值的大小关系判定是否同步捕获成功，从而降低信道的动态变化对捕获性能的影响。实现低信噪比、大频偏、高动态环境下收发机的实时同步。为实现上述目的，本专利技术的同步捕获装置包括通过信号传输线相连同步序列选取模块、相关求和器组、快速傅立叶变换FFT模块、相关峰值选择模块、门限判决模块、验证序列选取模块、验证峰值获取模块、峰值比较模块；所述的同步序列选取模块的输出端与相关求和器组的输入端相连，相关求和器组中所有相关求和器的输出均与快速傅立叶变换FFT模块输入相连，快速傅立叶变换FFT模块的输出端与最大信号选择模块的输入端相连，最大信号选择模块的输出端与门限判决模块的输入端相连，门限判决模块的输出端与验证序列选取模块的输入端相连，验证序列选取模块的输出端与验证峰值获取模块的输入端相连，验证峰值获取模块的输出端与峰值比较模块的输入端相连，其中：同步序列选取模块，用于从接收的通信信号中获取一个同步码元相同长度的序列作为同步序列，将获取到的同步序列进行分段并对每段进行编号，将分段后的同步序列中的每段传输给相关求和器组相同编号的相关求和器中；相关求和器组，包括多个相关求和器，每个相关求和器用于将输入的一段同步序列和自身存储的一段同步码元进行点乘运算，得到一段相关序列，将一段相关序列中所有数据进行求和得到一个相关和值，将所有的相关求和器得到的和值组成和值序列传输给快速傅立叶变换FFT模块；快速傅立叶变换FFT模块，用于对相关和值序列进行快速傅立叶变换FFT，得到复数序列，将得到的复数序列传输给相关峰值选择模块；相关峰值选择模块，用于对复数序列的每个复数进行求模处理，得到模值序列，将模值序列中的最大值作为峰值，将峰值传输给门限判决模块；门限判决模块，用于判断峰值是否大于门限值，若是，则选取验证序列，否则，选取同步序列；验证序列选取模块，用于从当前接收的通信信号中获取一个与验证码元相同长度的序列作为验证序列，将获得的验证序列传输给验证峰值获取模块；验证峰值获取模块，包括第一伪码存储器、第一串行相关求和器、第一快速傅立叶变换FFT器、第一峰值选择器、第二伪码存储器、第二串行相关求和器、第二快速傅立叶变换FFT器、第二峰值选择器；所述的第一串行相关器的输入端与第二串行相关器的输入端均与验证序列选取模块的输出端相连，第一伪码存储器的输出端与第一串行相关器的输入端相连，第二伪码存储器的输出端与第二串行相关器的输入端相连，第一串行相关器的输出端与第一串行快速傅立叶变换FFT器的输入端相连，第二串行相关器的输出端与第二串行快速傅立叶变换FFT器的输入端相连，第一串行快速傅立叶变换FFT器的输出端与第一峰值选择器的输入端相连，第二串行快速傅立叶变换FFT器的输出端与第二峰值选择器的输入端本文档来自技高网...
【技术保护点】
一种基于部分匹配滤波算法的实时同步捕获装置，包括通过信号传输线相连同步序列选取模块、相关求和器组、快速傅立叶变换FFT模块、相关峰值选择模块、门限判决模块、验证序列选取模块、验证峰值获取模块、峰值比较模块；所述的同步序列选取模块的输出端与相关求和器组的输入端相连，相关求和器组中所有相关求和器的输出均与快速傅立叶变换FFT模块输入相连，快速傅立叶变换FFT模块的输出端与最大信号选择模块的输入端相连，最大信号选择模块的输出端与门限判决模块的输入端相连，门限判决模块的输出端与验证序列选取模块的输入端相连，验证序列选取模块的输出端与验证峰值获取模块的输入端相连，验证峰值获取模块的输出端与峰值比较模块的输入端相连，其特征在于：所述的同步序列选取模块，用于从接收的通信信号中获取一个同步码元相同长度的序列作为同步序列，将获取到的同步序列进行分段并对每段进行编号，将分段后的同步序列中的每段传输给相关求和器组相同编号的相关求和器中；所述的相关求和器组，包括多个相关求和器，每个相关求和器用于将输入的一段同步序列和自身存储的一段同步码元进行点乘运算，得到一段相关序列，将一段相关序列中所有数据进行求和得到一个相关和值，将所有的相关求和器得到的和值组成和值序列传输给快速傅立叶变换FFT模块；所述的快速傅立叶变换FFT模块，用于对相关和值序列进行快速傅立叶变换FFT，得到复数序列，将得到的复数序列传输给相关峰值选择模块；所述的相关峰值选择模块，用于对复数序列的每个复数进行求模处理，得到模值序列，将模值序列中的最大值作为峰值，将峰值传输给门限判决模块；所述的门限判决模块，用于判断峰值是否大于门限值，若是，则选取验证序列，否则，选取同步序列；所述的验证序列选取模块，用于从当前接收的通信信号中获取一个与验证码元相同长度的序列作为验证序列，将获得的验证序列传输给验证峰值获取模块；所述的验证峰值获取模块，包括第一伪码存储器、第一串行相关求和器、第一快速傅立叶变换FFT器、第一峰值选择器、第二伪码存储器、第二串行相关求和器、第二快速傅立叶变换FFT器、第二峰值选择器；所述的第一串行相关器的输入端与第二串行相关器的输入端均与验证序列选取模块的输出端相连，第一伪码存储器的输出端与第一串行相关器的输入端相连，第二伪码存储器的输出端与第二串行相关器的输入端相连，第一串行相关器的输出端与第一串行快速傅立叶变换FFT器的输入端相连，第二串行相关器的输出端与第二串行快速傅立叶变换FFT器的输入端相连，第一串行快速傅立叶变换FFT器的输出端与第一峰值选择器的输入端相连，第二串行快速傅立叶变换FFT器的输出端与第二峰值选择器的输入端相连，第一峰值选择器的输出端与第二峰值选择器的输出端均与峰值比较模块的输入端相连，用于通过验证峰值获取模块中的第一伪码存储器将第一伪码存储器存储的同步码元传输给验证峰值获取模块中的第一串行相关求和器；将同步码元与验证序列进行点乘运算，得到第一数值序列，而后以同步序列的长度与相关求和器组中相关求和器总数的比值作为分段长度，对第一数值序列进行分段求和处理，得到第一和值序列，将所得到的第一和值序列传输给验证峰值获取模块中的第一串行快速傅立叶变换FFT器；对第一和值序列进行快速傅立叶变换，得到第一复数序列，将得到的第一复数序列传输给验证峰值获取模块中的第一峰值选择器；对第一复数序列中每个复数进行求模处理，并从中找出最大值作为第一峰值，将第一峰值传输给峰值比较模块；通过验证峰值获取模块中的第二伪码存储器将第二伪码存储器存储的同步码元传输给验证峰值获取模块中的第二串行相关求和器；将同步码元与验证序列进行点乘运算，得到第二数值序列，以同步序列的长度与相关求和器组中相关求和器总数的比值作为分段长度，对第二数值序列进行分段求和处理，得到第二和值序列，将所得到的第二和值序列传输给验证峰值获取模块中的第二串行快速傅立叶变换FFT器；对第二和值序列进行快速傅立叶变换，得到第二复数序列，将得到的第二复数序列传输给验证峰值获取模块中的第二峰值选择器；对第二复数序列中每个复数进行求模处理，得到第二模值序列，从中找出最大值作为第二峰值，将第二峰值传输给峰值比较器；所述的峰值比较模块用于判断第一峰值是否大于的第二峰值，若是，则同步捕获成功，否则，选取验证序列。...
【技术特征摘要】
1.一种基于部分匹配滤波算法的实时同步捕获装置，包括通过信号传输线相连同步序列选取模块、相关求和器组、快速傅立叶变换FFT模块、相关峰值选择模块、门限判决模块、验证序列选取模块、验证峰值获取模块、峰值比较模块；所述的同步序列选取模块的输出端与相关求和器组的输入端相连，相关求和器组中所有相关求和器的输出均与快速傅立叶变换FFT模块输入相连，快速傅立叶变换FFT模块的输出端与最大信号选择模块的输入端相连，最大信号选择模块的输出端与门限判决模块的输入端相连，门限判决模块的输出端与验证序列选取模块的输入端相连，验证序列选取模块的输出端与验证峰值获取模块的输入端相连，验证峰值获取模块的输出端与峰值比较模块的输入端相连，其特征在于：所述的同步序列选取模块，用于从接收的通信信号中获取一个同步码元相同长度的序列作为同步序列，将获取到的同步序列进行分段并对每段进行编号，将分段后的同步序列中的每段传输给相关求和器组相同编号的相关求和器中；所述的相关求和器组，包括多个相关求和器，每个相关求和器用于将输入的一段同步序列和自身存储的一段同步码元进行点乘运算，得到一段相关序列，将一段相关序列中所有数据进行求和得到一个相关和值，将所有的相关求和器得到的和值组成和值序列传输给快速傅立叶变换FFT模块；所述的快速傅立叶变换FFT模块，用于对相关和值序列进行快速傅立叶变换FFT，得到复数序列，将得到的复数序列传输给相关峰值选择模块；所述的相关峰值选择模块，用于对复数序列的每个复数进行求模处理，得到模值序列，将模值序列中的最大值作为峰值，将峰值传输给门限判决模块；所述的门限判决模块，用于判断峰值是否大于门限值，若是，则选取验证序列，否则，选取同步序列；所述的验证序列选取模块，用于从当前接收的通信信号中获取一个与验证码元相同长度的序列作为验证序列，将获得的验证序列传输给验证峰值获取模块；所述的验证峰值获取模块，包括第一伪码存储器、第一串行相关求和器、第一快速傅立叶变换FFT器、第一峰值选择器、第二伪码存储器、第二串行相关求和器、第二快速傅立叶变换FFT器、第二峰值选择器；所述的第一串行相关器的输入端与第二串行相关器的输入端均与验证序列选取模块的输出端相连，第一伪码存储器的输出端与第一串行相关器的输入端相连，第二伪码存储器的输出端与第二串行相关器的输入端相连，第一串行相关器的输出端与第一串行快速傅立叶变换FFT器的输入端相连，第二串行相关器的输出端与第二串行快速傅立叶变换FFT器的输入端相连，第一串行快速傅立叶变换FFT器的输出端与第一峰值选择器的输入端相连，第二串行快速傅立叶变换FFT器的输出端与第二峰值选择器的输入端相连，第一峰值选择器的输出端与第二峰值选择器的输出端均与峰值比较模块的输入端相连，用于通过验证峰值获取模块中的第一伪码存储器将第一伪码存储器存储的同步码元传输给验证峰值获取模块中的第一串行相关求和器；将同步码元与验证序列进行点乘运算，得到第一数值序列，而后以同步序列的长度与相关求和器组中相关求和器总数的比值作为分段长度，对第一数值序列进行分段求和处理，得到第一和值序列，将所得到的第一和值序列传输给验证峰值获取模块中的第一串行快速傅立叶变换FFT器；对第一和值序列进行快速傅立叶变换，得到第一复数序列，将得到的第一复数序列传输给验证峰值获取模块中的第一峰值选择器；对第一复数序列中每个复数进行求模处理，并从中找出最大值作为第一峰值，将第一峰值传输给峰值比较模块；通过验证峰值获取模块中的第二伪码存储器将第二伪码存储器存储的同步码元传输给验证峰值获取模块中的第二串行相关求和器；将同步码元与验证序列进行点乘运算，得到第二数值序列，以同步序列的长度与相关求和器组中相关求和器总数的比值作为分段长度，对第二数值序列进行分段求和处理，得到第二和值序列，将所得到的第二和值序列传输给验证峰值获取模块中的第二串行快速傅立叶变换FFT器；对第二和值序列进行快速傅立叶变换，得到第二复数序列，将得到的第二复数序列传输给验证峰值获取模块中的第二峰值选择器；对第二复数序列中每个复数进行求模处理，得到第二模值序列，从中找出最大值作为第二峰值，将第二峰值传输给峰值比较器；所述的峰值比较模块用于判断第一峰值是否大于的第二峰值，若是，则同步捕获成功，否则，选取验证序列。2.一种基于部分匹配滤...
【专利技术属性】
技术研发人员：王勇超，万新杰，王江涛，袁海洋，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。