半导体器件及其制造方法技术

本发明专利技术提供一种在硅衬底的单面具有镍膜的半导体器件，该半导体器件的镍膜相对于硅衬底的密合性高。本发明专利技术的半导体器件(1)包括：做进到硅衬底(10)的单面(10b)中的、含有V族元素作为杂质的杂质区域(12)；和在硅衬底(10)的单面(10b)上，以覆盖该杂质区域(12)的方式设置的镍膜(14)。该杂质区域(12)的V族元素与该镍膜(14)的镍元素化学键合。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体器件，更详细地说，涉及在硅衬底的单面上具有镍膜的半导体器件。另外，本专利技术涉及制造这样的半导体器件的制造方法。
技术介绍
在硅衬底中掺杂杂质而形成的半导体器件、例如功率MOSFET等纵型结构的半导体器件中，不仅在硅衬底的正面形成有电极，而且在硅衬底的背面也形成有电极。另外，在横型结构的半导体器件中也是，作为散热对策，采用了将硅衬底(硅晶片)的背面金属化，在芯片化后，通过高热传导的烧结型的金属膏剂进行芯片焊接的方法。作为将硅衬底的背面金属化的方法，代替装置价格和运转成本高的溅射法，对镀膜形成技术进行了研究。作为镀膜形成技术，例如，如专利文献1(日本特开平6-151905号公报)公开的那样，将硅衬底的正面和背面用绝缘膜覆盖，将接合部分的绝缘膜除去以使硅层露出，使硅层成为粗糙面，在硅层的粗糙面上通过无电解形成镍镀层的方法已广为人知。另外，专利文献1中还提出了如下方法：在使硅层成为粗糙面之后，在硅层的粗糙面上形成50～300nm左右的极薄的镍镀层，在600～850℃的比较高的温度进行加热，花费充分长的时间使镍扩散而形成镍硅化物层(低电阻层)，在该本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：做进到硅衬底的单面中的、含有V族元素作为杂质的杂质区域；和在所述硅衬底的所述单面上，以覆盖所述杂质区域的方式设置的镍膜，所述杂质区域的V族元素与所述镍膜的镍元素化学键合。

【技术特征摘要】
2015.12.04 JP 2015-2371691.一种半导体器件，其特征在于，包括：做进到硅衬底的单面中的、含有V族元素作为杂质的杂质区域；和在所述硅衬底的所述单面上，以覆盖所述杂质区域的方式设置的镍膜，所述杂质区域的V族元素与所述镍膜的镍元素化学键合。2.如权利要求1所述的半导体器件，其特征在于：在所述杂质区域的最外表面，杂质浓度为1.0×1020atoms/cm3以上。3.如权利要求1或2所述的半导体器件，其特征在于：所述镍...

【专利技术属性】
技术研发人员：泽井敬一，渡边裕二，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：日本,JP