包含由多处理器共享的存储器的多处理器系统及其方法技术方案

一种多处理器系统包含：第一处理器；第二处理器；配置为存储由第一处理器生成的数据和由第二处理器生成的数据的公共存储器；以及配置为在公共存储器与第一和第二处理器之间进行对接的存储器接口电路，第一处理器被配置为解调并解码通过无线通信接收的信号，并经由存储器接口电路将解码数据存储在公共存储器中，存储器接口电路被配置为读取并解密存储在公共存储器中的解码数据，并将解密数据存储在公共存储器中。

Multiprocessor system including memory shared by multiprocessors and method thereof

Includes a multi processor system: the first second processor; processor; memory configuration for public data generated by the first processor and the second processor generated by the data; and the configuration for the memory interface circuit for docking between the public and the first and second memory processor, a first processor configured for demodulating and decoding signals through wireless communication received, and via the memory interface circuit decodes the data stored in the public memory, memory interface circuit is configured to decode the data read and stored in the memory of the public decryption, and the decryption of data stored in the public memory.

【技术实现步骤摘要】
包含由多处理器共享的存储器的多处理器系统及其方法相关申请的交叉引用本申请要求2015年11月12日向韩国知识产权局提交的韩国专利申请第10-2015-0158904号的权益，其公开通过引用整体整合到本文中。
专利技术构思的一个或多个示例实施例涉及包含一个或多个处理器的系统及操作该系统的方法，并且更具体而言，涉及包含不同类型的处理器的多处理器系统及操作该处理器系统的方法。
技术介绍
在根据相关技术的移动设备(例如智能电话、平板个人计算机(PC)等)中，应用处理器(AP)和连接性处理器(CP)实施为不同的芯片，并且通过芯片至芯片接口连接至彼此。AP是移动设备中的主要芯片，其驱动移动设备的操作系统(OS)和各种应用程序。CP将移动设备连接至外部设备，并且也可以被称为通信芯片。因此，在相关技术中，CP和AP作为独立系统分开操作，并且彼此通过芯片至芯片接口来交换数据。最近，提出了AP和CP作为一个片上系统(SoC)被组合在一起的方法。
技术实现思路
根据至少一些示例实施例，一种多处理器系统包含：第一处理器；第二处理器；配置为存储由第一处理器生成的数据和由第二处理器生成的数据的公共存储器；以及配置为在公共存储器与第一和第二处理器之间进行对接(interface)的存储器接口电路，第一处理器被配置为解调并解码通过无线通信接收的信号，并经由存储器接口电路将解码数据存储在公共存储器中，存储器接口电路被配置为读取并解密存储在公共存储器中的解码数据，并将解密数据存储在公共存储器中。根据专利技术构思的至少一些示例实施例，一种多处理器系统包含：第一处理器；第二处理器；配置为存储由第一处理器生成的数据和由第二处理器生成的数据的公共存储器；以及配置为在公共存储器与第一和第二处理器之间进行对接的存储器接口电路，第二处理器被配置为生成用于无线通信的上行链路数据，并经由存储器接口电路将上行链路数据存储在公共存储器中，存储器接口电路还被配置为读取并加密公共存储器中存储的上行链路数据，并将加密数据存储在公共存储器中。公共存储器可以包含第一处理器分配区域和第二处理器分配区域，存储器接口电路可以配置为将上行链路数据存储在第二处理器分配区域中，并且存储器接口电路可以配置为将加密数据存储在第一处理器分配区域中。附图说明通过参考附图来详细描述专利技术构思的示例实施例，专利技术构思的示例实施例的上述和其它特征及优点将变得更明显。这些附图旨在绘出专利技术构思的示例实施例，并且不应解释为限制权利要求的旨在的范围。除非明确指明，否则这些附图不应被视为按比例绘出。图1是根据专利技术构思的至少一个示例实施例的多处理器系统的概要框图；图2是示出根据专利技术构思的至少一个示例实施例的图1的公共存储器的结构的图；图3是详细示出根据专利技术构思的至少一个示例实施例的多处理器系统的图；图4是详细示出根据专利技术构思的至少另一个示例实施例的多处理器系统的图；图5是图3中所示的存储器接口电路的变形示例的框图；图6是图4中所示的存储器接口电路的变形示例的框图；图7是根据专利技术构思的至少一个示例实施例的操作多处理器系统的方法的流程图；图8是示出根据专利技术构思的至少一个示例实施例的操作多处理器系统的方法的图；图9是根据专利技术构思的至少另一个示例实施例的操作多处理器系统的方法的流程图；图10是示出根据专利技术构思的至少另一个示例实施例的操作多处理器系统的方法的图；图11是根据专利技术构思的至少一个示例实施例的电子系统的框图；以及图12是示出根据专利技术构思的至少一个示例实施例的移动设备的概要图。具体实施方式图1是根据专利技术构思的至少一个示例实施例的多处理器系统10的概要框图。参考图1，多处理器系统10包含片上系统(SoC)100和公共存储器300。SoC100包含第一处理器110、第二处理器130和公共存储器接口电路200。第一处理器110和第二处理器130中的每一个可以经由公共存储器接口电路200来访问公共存储器300。即，公共存储器接口电路200可以在公共存储器300与第一处理器110和第二处理器130之间进行对接。第一处理器110和第二处理器130中的每一个可以包含至少一个处理单元。公共存储器300是由第一处理器110和第二处理器130公共使用的主存储器。公共存储器300例如可以是动态随机访问存储器(DRAM)，但是不限于此。例如，公共存储器300可以实施为非易失性存储器。第一处理器110或者第二处理器130可以将存储器访问请求即数据存储(写入)请求或者数据读取请求传输至公共存储器接口电路200。例如，第一处理器110或者第二处理器130可以经由其直接存储器访问(directmemoryaccess，DMA)单元116或者DMA单元134与公共存储器接口电路200交换数据。位于第一处理器110与公共存储器接口电路200之间的第一总线140可以支持在第一处理器110与公共存储器接口电路200之间交换数据。位于第二处理器130与公共存储器接口电路200之间的第二总线150可以支持在第二处理器130与公共存储器接口电路200之间交换数据。在一个实施例中，第一总线140和第二总线150中的每一个可以是根据高级微控制器总线架构(AdvancedMicrocontrollerBusarchitecture，AMBA)或者高级可扩展接口(AdvanceeXtensibleInterface，AXI)规范的总线。然而，第一总线140和第二总线150不限于上面提到的规范，而是可以是根据另一互连规范的总线。第一处理器110可以解调并解码通过无线通信接收的信号，以获得解码数据，并经由公共存储器接口电路200将解码数据存储在公共存储器300中。解码数据可以是加密(ciphered或encrypted)数据。在一个实施例中，第一处理器110可以生成具有预定的或以其它方式期望的格式、并包含解码数据的分组数据(例如互联网协议(IP)分组数据)。在这种情况下，包含解码数据的分组数据可以存储在公共存储器300中。公共存储器接口电路200读取并解密存储在公共存储器300中的解码数据，并将解密数据存储在公共存储器300中。为此，公共存储器接口电路200包含加密/解密模块240，以将解码数据进行解密。加密/解密模块240可以由包含在公共存储器接口电路200中的电路实施。在解密数据由公共存储器接口电路200存储在公共存储器300中之后，第二处理器130从公共存储器300读取解密数据，并处理解密数据。图2是示出根据专利技术构思的至少一个示例实施例的诸如图1公共存储器这样的公共存储器300a的图。参考图1和图2，公共存储器300a可以被分割为多个区域，例如两个或更多个区域。在一个实施例中，公共存储器300a可以被分割为第一处理器分配区域310、第二处理器分配区域320和预留区域330。第一处理器分配区域310可以包含固件区域311、地址描述符区域313和分组数据区域315。固件区域311是用于存储第一处理器110的固件的区域。地址描述符区域313可以是用于存储由第一处理器110生成的地址描述符的区域。由第一处理器110生成的地址描述符可以包含指定位置的地址信息，第一处理器110将使用(存储或读取)的数据将存储在该位置处。分组数据区域315是存储用于第一处理器110的数据的本文档来自技高网...

【技术保护点】
一种多处理器系统，包括：第一处理器；第二处理器；公共存储器，被配置为存储由所述第一处理器生成的数据和由所述第二处理器生成的数据；以及存储器接口电路，被配置为在所述公共存储器与所述第一处理器和所述第二处理器之间进行对接，所述第一处理器被配置为解调并解码通过无线通信接收的信号，并经由所述存储器接口电路将解码数据存储在所述公共存储器中，所述存储器接口电路被配置为读取并解密存储在所述公共存储器中的解码数据，并将解密数据存储在所述公共存储器中。

【技术特征摘要】
2015.11.12 KR 10-2015-01589041.一种多处理器系统，包括：第一处理器；第二处理器；公共存储器，被配置为存储由所述第一处理器生成的数据和由所述第二处理器生成的数据；以及存储器接口电路，被配置为在所述公共存储器与所述第一处理器和所述第二处理器之间进行对接，所述第一处理器被配置为解调并解码通过无线通信接收的信号，并经由所述存储器接口电路将解码数据存储在所述公共存储器中，所述存储器接口电路被配置为读取并解密存储在所述公共存储器中的解码数据，并将解密数据存储在所述公共存储器中。2.如权利要求1所述的多处理器系统，其中，所述公共存储器包含第一处理器分配区域和第二处理器分配区域，并且所述存储器接口电路被配置为将所述解码数据存储在所述第一处理器分配区域中，并将所述解密数据存储在所述第二处理器分配区域中。3.如权利要求2所述的多处理器系统，其中，所述存储器接口电路包括：存储器控制器，被配置为根据来自所述第一处理器的第一直接存储器访问(DMA)单元的第一存储器访问请求、以及来自所述第二处理器的第二DMA单元的第二存储器访问请求，访问所述公共存储器；以及本地总线，被配置为，接收第一存储器访问请求和第二存储器访问请求，并且将所述第一存储器访问请求和所述第二存储器访问请求传输至所述存储器控制器。4.如权利要求3所述的多处理器系统，其中，所述存储器控制器包括：本地DMA单元；以及加密和解密模块，被配置为请求所述本地DMA单元读取存储在所述第一处理器分配区域中的所述解码数据，并对经由所述本地DMA单元读取的所述解码数据进行解密，所述本地DMA单元被配置为，读取存储在所述第一处理器分配区域中的所述解码数据，并且根据来自所述加密和解密模块的请求，将所述解码数据提供给所述加密和解密模块。5.如权利要求4所述的多处理器系统，其中，所述第一处理器被配置为生成第一地址描述符，并将所述第一地址描述符存储在所述第一处理器分配区域中，所述本地DMA单元被配置为通过参考存储在所述第一处理器分配区域中的第一地址描述符，读取所述解码数据，并且所述第一地址描述符包含所述解码数据的地址信息。6.如权利要求4所述的多处理器系统，其中，所述第二处理器被配置为生成第二地址描述符，并将所述第二地址描述符存储在所述第二处理器分配区域中，所述本地DMA单元被配置为根据来自所述加密和解密模块的请求、通过参考存储在所述第二处理器分配区域中的所述第二地址描述符将所述解密数据存储在所述第二处理器分配区域中，并且所述第二地址描述符包含所述解密数据的地址信息。7.如权利要求4所述的多处理器系统，其中，所述本地DMA单元被配置为在将所述解密数据存储在所述第二处理器分配区域中之后，向邮箱通知所述解密数据的存储的结束，并且所述邮箱被配置为向所述第二处理器提供中断信号。8.如权利要求7所述的多处理器系统，其中，第二处理器被配置为响应于由所述邮箱提供的所述中断信号发出第二存储器访问请求，所述第二存储器访问请求用于请求所述存储器接口电路提供所述解密数据，所述存储器接口电路被配置为通过参考所述第二地址描述符从所述第二处理器分配区域读取所述解密数据，所述存储器接口电路被配置为根据所述第二存储器访问请求，将所述解密数据传输至所述第二处理器，并且所述第二处理器被配置为从所述存储器接口...

【专利技术属性】
技术研发人员：尹知镛，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR