一种实现图像卷积的编码型闪存系统和方法技术方案

本发明专利技术实施例提供了一种实现图像卷积的编码型闪存系统，所述系统包括编码型闪存阵列，所述编码型闪存阵列包括：n

【技术实现步骤摘要】
一种实现图像卷积的编码型闪存系统和方法
本专利技术属于半导体集成电路及其制造
，更具体地，涉及一种实现图像卷积的编码型闪存系统和方法。
技术介绍
卷积神经网络是近些年发展起来的一种高效的识别方法。其基本结构包含两层，其中一层为特征提取层，主要是利用卷积将每个神经元的输入与前一层的局部接受域连接起来，并提取输入图像的局部特征。另外一层为特征映射层，负责将每个特征映射为一个平面,平面上所有神经元的权值相等。这种局部权值共享的结构能够降低网络的复杂性，因此卷积神经网络在语音识别和图像处理中具有显著的优势。在卷积神经网络的应用过程中，卷积运算是其中的核心运算。卷积运算实际上是一种加权求和的过程，而基于新型存储器(如阻变存储器，相变存储器等)的垂直交叉阵列结构能够并行计算卷积结果，因此被人们广泛研究以便进行卷积运算。但是专利技术人发现，这些新型存储器如阻变存储器中目前还存在操作过程中参数涨落过大等问题，在短时间内还无法成为实际应用。
技术实现思路
本专利技术实施例提供了一种实现图像卷积的编码型闪存系统，用于对输入图像的像素矩阵进行卷积处理，所述卷积处理使用n×n的卷积核，其中n为正整数，所述系统包括：n2个第一编码型闪存单元、n2个第二编码型闪存单元、第一字线、第二字线、n2条位线、第一导线、第二导线以及运算放大器。其中，每个所述编码型闪存单元包括源端、栅端和漏端。每个第一编码型闪存单元存储相应的一个卷积核元素的绝对值，但小于零的卷积核元素对应的第一编码型闪存单元存储零值。每个第二编码型闪存单元存储相应的一个卷积核元素的绝对值，但大于零的卷积核元素对应的第二编码型闪存单元存储零值。第一字线与所述n2个第一编码型闪存单元的栅端相连，用于向所述第一组编码型闪存单元的栅端施加驱动电压。第二字线与所述n2个第二编码型闪存单元的栅端相连，用于向所述第二组编码型闪存单元的栅端施加驱动电压。每条位线连接相应的一对第一编码型闪存单元和第二编码型闪存单元的漏端，用于传输所述像素矩阵中的相应一个元素。第一导线与所述n2个第一编码型闪存单元的源端相连。第二导线与所述n2个第二编码型闪存单元的源端相连。运算放大器，包括正输入端、负输入端和输出端，所述正输入端与所述第一导线相连，所述负输入端与所述第二导线相连，所述输出端用于输出卷积处理结果。可选的，所述编码型闪存系统，还包括字线控制器、时钟控制输入模块、位线控制器和时钟控制输出模块。字线控制器用于向字线施加驱动电压。时钟控制输入模块用于根据时钟周期，将所述像素矩阵的不同部分的信号输入至位线控制器。位线控制器用于控制位线，将所述信号输入至相应的位线。时钟控制输出模块用于根据时钟周期，将所述像素矩阵的不同部分的处理结果组合成输出矩阵，并输出。可选的，所述编码型闪存单元为具有阈值电压可调特性的晶体管。可选的，所述编码型闪存单元处于逻辑1时，使所述编码型闪存单元导通的阈值电压为Vth_low，所述编码型闪存单元处于逻辑0时，使所述编码型闪存单元导通的阈值电压为Vth_high，其中Vth_low小于Vth_high且所述字线上的驱动电压介于Vth_low与Vth_high之间。可选的，所述卷积核为一阶梯度算子。本专利技术另一实施例提供了一种使用编码型闪存系统实现m×m矩阵与n×n卷积核的卷积运算的方法，其中，m≥n，所述方法包括：在所述n2个第一编码型闪存单元和所述n2个第二编码型闪存单元中存储卷积核；将m×m的输入图像的像素矩阵分成(m-n+1)×(m-n+1)个n×n的子矩阵，将所述子矩阵依次通过位线输入至所述编码型闪存阵列，得到相应的子矩阵卷积结果；以及将所述子矩阵卷积结果组合成矩阵形式的输出结果。本专利技术另一实施例提供了一种实现图像卷积的编码型闪存系统，用于使用n×n的卷积核，对m×m的输入图像的像素矩阵进行卷积处理，其中m、n为正整数，且m>n，所述系统包括编码型闪存阵列，所述编码型闪存阵列包括：(m-n+1)2个编码型闪存单元组、(m-n+1)2条字线、n2条位线、(m-n+1)2条导线。其中，每个编码型闪存单元组包括n2个编码型闪存单元，所述编码型闪存单元包括源端、栅端和漏端，用于存储所述像素矩阵信息。其中，存储所述像素矩阵信息包括：将m×m的像素矩阵分成(m-n+1)2个n×n子矩阵，每个编码型闪存单元组存储相应的一个n×n子矩阵，每个编码型闪存单元存储相应的一个子矩阵的元素。每条字线与相应的一个编码型闪存单元组中的编码型闪存单元的栅端相连，用于输入驱动电压。每条位线连接属于不同编码型闪存单元组的相应的(m-n+1)2个编码型闪存单元的漏端，用于输入卷积核数据的相应一个元素。每条导线连接相应的一个编码型闪存单元组中的编码型闪存单元的源端，用于输出卷积处理结果。可选的，所述编码型闪存系统，还包括：字线控制器，卷积核输入模块，位线控制器和输出模块。字线控制器用于向字线施加驱动电压。输入模块用于将所述卷积核输入至位线控制器。位线控制器用于控制位线，将所述信号输入至相应的位线。输出模块用于输出卷积处理后的像素矩阵。可选的，所述编码型闪存单元为具有阈值电压可调特性的晶体管。可选的，所述编码型闪存单元处于逻辑1时，使所述编码型闪存单元导通的阈值电压为Vth_low，所述编码型闪存单元处于逻辑0时，使所述编码型闪存单元导通的阈值电压为Vth_high，其中Vth_low小于Vth_high，且所述字线上的驱动电压介于Vth_low与Vth_high之间。可选的，所述卷积核为一阶梯度算子。本专利技术另一实施例提供了一种使用编码型闪存系统实现卷积运算的方法，包括：将m×m的输入图像的像素矩阵分成(m-n+1)×(m-n+1)个n×n子矩阵，将所述每个n×n子矩阵写入处于同一条字线连接的n2个编码型闪存单元中；以及将n×n卷积核通过位线输入到所述编码型闪存阵列中，得到卷积处理结果。本专利技术以简单易行的方式实现了并行卷积运算，为实现卷积运算操作提供了切实可行的硬件解决方案。同时本专利技术的系统具有存储卷积核、计算输入卷积的功能，实现了存储计算一体化。此外本专利技术避免了现有的存储器高低阻电压涨落过大等问题，具有实际生产应用的可行性。附图说明为了更完整地理解本专利技术及其优势，现在将参考结合附图的以下描述，其中：图1示意性地示出了本专利技术实施例的矩阵卷积原理示意图；图2示意性地示出了本专利技术实施例的编码型闪存单元示意图；图3示意性地示出了本专利技术实施例的编码型闪存系统电路原理图；图4示意性地示出了本专利技术实施例的编码型闪存系统结构图；图5示意性地示出了本专利技术实施例的使用编码型闪存系统实现卷积运算的方法流程图；图6示意性地示出了本专利技术另一实施例的编码型闪存系统电路原理图；图7示意性地示出了本专利技术另一实施例的编码型闪存系统结构图；图8示意性地示出了本专利技术另一实施例的使用编码型闪存系统实现卷积运算的方法流程图。具体实施方式根据结合附图对本专利技术示例性实施例的以下详细描述，本专利技术的其它方面、优势和突出特征对于本领域技术人员将变得显而易见。在本专利技术中，术语“包括”和“含有”及其派生词意为包括而非限制；术语“或”是包含性的，意为和/或。在本说明书中，下述用于描述本专利技术原理的各种实施例只是说明，不应该以任何方式解释为限制专利技术的范围。参照附本文档来自技高网...

【技术保护点】
一种实现图像卷积的编码型闪存系统，用于对输入图像的像素矩阵进行卷积处理，所述卷积处理使用n×n的卷积核，其中n为正整数，所述系统包括编码型闪存阵列，所述编码型闪存阵列包括：n

【技术特征摘要】
1.一种实现图像卷积的编码型闪存系统，用于对输入图像的像素矩阵进行卷积处理，所述卷积处理使用n×n的卷积核，其中n为正整数，所述系统包括编码型闪存阵列，所述编码型闪存阵列包括：n2个第一编码型闪存单元，每个所述第一编码型闪存单元包括源端、栅端和漏端，每个第一编码型闪存单元存储相应的一个卷积核元素的绝对值，但小于零的卷积核元素对应的第一编码型闪存单元存储零值；n2个第二编码型闪存单元，每个所述第二编码型闪存单元包括源端、栅端和漏端，每个第二编码型闪存单元存储相应的一个卷积核元素的绝对值，但大于零的卷积核元素对应的第二编码型闪存单元存储零值；第一字线，与所述n2个第一编码型闪存单元的栅端相连，用于向所述第一组编码型闪存单元的栅端施加驱动电压；第二字线，与所述n2个第二编码型闪存单元的栅端相连，用于向所述第二组编码型闪存单元的栅端施加驱动电压；n2条位线，每条位线连接相应的一对第一编码型闪存单元和第二编码型闪存单元的漏端，用于传输所属像素矩阵中的相应一个元素；第一导线，与所述n2个第一编码型闪存单元的源端相连；第二导线，与所述n2个第二编码型闪存单元的源端相连；以及运算放大器，包括正输入端、负输入端和输出端，所述正输入端与所述第一导线相连，所述负输入端与所述第二导线相连，所述输出端用于输出卷积处理结果。2.根据权利要求1所述的系统，还包括：字线控制器，用于向字线施加驱动电压；时钟控制输入模块，用于根据时钟周期，将所述像素矩阵的不同部分的信号输入至位线控制器；位线控制器，用于控制位线，将所述信号输入至相应的位线；以及时钟控制输出模块，用于根据时钟周期，将所述像素矩阵的不同部分的处理结果组合成输出矩阵，并输出。3.根据权利要求1所述的系统，其中，所述编码型闪存单元为具有阈值电压可调特性的晶体管。4.根据权利要求3所述的系统，其中：所述编码型闪存单元处于逻辑1时，使所述编码型闪存单元导通的阈值电压为Vth_low；所述编码型闪存单元处于逻辑0时，使所述编码型闪存单元导通的阈值电压为Vth_high；Vth_low小于Vth_high；以及所述字线上的驱动电压介于Vth_low与Vth_high之间。5.根据权利要求1所述的系统，其中，所述卷积核为一阶梯度算子。6.一种使用根据权利要求1～5中任意一项所述的编码型闪存系统实现m×m矩阵与n×n卷积核的卷积运算的方法，其中，m≥n，所述方法包括：在所述n2个第一编码型闪存单元和所述n2个第二编码型闪存单元中存储卷...

【专利技术属性】
技术研发人员：康晋锋，韩润泽，黄鹏，刘晓彦，刘力锋，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京,11