发光二极管的外延片及其制作方法技术

本发明专利技术公开了一种发光二极管的外延片及其制作方法，在图形衬底上设计和制备对位标记点并外延生长GaN单层，利用对位标记点精确对位，在GaN单层的高位错密度区域上制备位错延伸阻止薄膜层，利用侧向外延技术，达到图形衬底上凸起和平面区域以上整个外延层同时减少位错，提高GaN材料晶体质量，从而提高了LED芯片的光电性能。

Epitaxial slice of light-emitting diode and manufacturing method thereof

The invention discloses a light emitting diode epitaxial wafer and manufacturing method thereof, substrate in graphic design and preparation of alignment mark and the epitaxial growth of GaN monolayer, using precise alignment marks, preparation of extended dislocation stop film layer in high dislocation density region of GaN monolayer on the lateral epitaxy to patterned substrate on the plane above the regional uplift and the epitaxial layer and reduce the dislocation, improve the crystal quality of GaN material, thereby improving the photoelectric properties of LED chip.

【技术实现步骤摘要】
发光二极管的外延片及其制作方法
本专利技术涉及发光二极管
，尤其涉及一种发光二极管的外延片及其制作方法。
技术介绍
GaN材料作为第三代半导体材料的代表广泛用于LED器件。目前GaN衬底材料制备技术还不成熟，GaNLED主要还是生长在以蓝宝石为主流的异质衬底材料上。由于GaN与衬底间存在较大的应力和晶格失配，外延生长时界面处产生大量的位错，这些位错在后续的生长过程向上延伸穿过到量子阱有源区直至表面。一般利用MOCVD在平面蓝宝石衬底生长的GaN位错密度高达1×1010/cm2，LED材料中的位错作为载流子非辐射复合中心和漏电通道会导致芯片亮度下降和漏电、ESD等电性劣化。在蓝宝石衬底上生长GaN材料时，首先是生长低温的GaN成核层，此成核层为晶体质量很差的多晶结构，然后退火重结晶形成晶体质量较高的岛状GaN晶体。之后升高温度继续生长GaN，这些岛状GaN晶体逐渐长大，这个过程中生长表面不平整，称为三维生长阶段，岛与岛长大间合并时在合并界面产生大量位错，岛合并后逐渐形成平整的表面，从三维生长转变成二维平面生长，同时这些界面附件产生的位错继续向上延伸直至外延层表面。为了减少GaN外延材料中的位错，图形衬底技术被开发出来，它是在平面衬底的基础上，利用光刻和刻蚀，在衬底表面刻蚀出周期的三维结构，主要是圆锥状结构。参考图1，在图形衬底上生长GaN材料，圆锥结构上相比平面上难以成核，退火后基本上不保留有GaN，后续底部的平面上依次经过重结晶小岛长大、合并和从三维生长转变成平面生长，在此过程GaN除了向上生长外，同时也进行侧向生长，通过侧向生长，圆锥体逐渐被掩盖。侧向生长由于没有小岛合并晶界，晶体质量明显提高，即蓝宝石圆锥结构以上区域的位错密度明显比平面蓝宝石以上区域的位错密度低。图形衬底技术可以利用圆锥图形结构抑制位错的形成，减少GaN材料的位错密度。增加圆锥图形的大小和密度，即提高图形面积占比，位错密度会进一步减少，但随着图形占比持续增加，成核区减少，外延生长困难，导致外延表面无法转变成二维生长模式，晶体质量反而变差，LED性能劣化。所以一般的图形衬底在减少衬底平面区域以上的位错方面仍然具有局限性。LED中的位错从外延层底层一直延伸至外延层表面，中间穿过发光层，位错作为非辐射复合中心减小了LED的载流子复合效率，降低了发光效率。此外，位错为器件的漏电提供路径，器件的漏电加速了器件的老化，器件抗静电能力也因为位错提供了电压击穿的路径而大大减弱。
技术实现思路
有鉴于此，本专利技术提供了一种发光二极管的外延片及其制作方法，能够有效减小发光二极管的位错密度。一方面，本专利技术提供一种发光二极管的外延片制作方法，包括：提供衬底，在所述衬底上制备出多个圆锥图形结构，并在所述衬底的平面区域上标识出对位标记点；在所述衬底上依次生长低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；在所述位错延伸阻止薄膜层和裸露的第一非掺杂GaN缓冲层上生长第二非掺杂GaN缓冲层；转换为二维生长后，在所述第二非掺杂GaN缓冲层上依次生长nGaN层、多量子阱层以及pGaN层。进一步地，所述低温GaN成核层厚度为10nm至50nm；所述低温GaN成核层生长压力为600mbar，生产温度为530℃；所述第一非掺杂GaN缓冲层厚度为0.5μm至2.0μm；所述第一非掺杂GaN缓冲层的生长压力为500mbar，生长温度为1030℃。进一步地，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，包括：在所述第一非掺杂GaN缓冲层上沉积位错延伸阻止薄膜材料；在所述位错延伸阻止薄膜材料上形成光刻胶；根据所述对位标记点进行套刻，光刻显影后去除对应所述对位标记点正上方以外区域的光刻胶；去除裸露的位错延伸阻止薄膜材料；去除剩余光刻胶，形成位错延伸阻止薄膜层。进一步地，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，包括：在所述第一非掺杂GaN缓冲层上形成光刻胶；根据所述对位标记点进行套刻，在对应述对位标记点正上方区域形成窗口区；在所述窗口区内沉积位错延伸阻止薄膜材料；利用剥离工艺去除所述光刻胶和光刻胶上的位错延伸阻止薄膜材料，形成位错延伸阻止薄膜层。进一步地，所述位错延伸阻止薄膜层的厚度为50nm至300nm。进一步地，所述位错延伸阻止薄膜层材料为氧化硅或氮化硅。进一步地，所述第二非掺杂GaN缓冲层的厚度为100nm至1000nm。进一步地，所述第二非掺杂GaN缓冲层的生长压力为1040℃至1070℃，生长压力为200mbar至400mbar。另一方面，本专利技术还提供一种发光二极管的外延片，包括：衬底，所述衬底上制备有多个圆锥图形结构，衬底的平面区域上标识有对应标记点；设置在所述衬底上的低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；形成于所述第一非掺杂GaN缓冲层上对应所述对应标记点的位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；形成于所述错延伸阻止薄膜层上生长的第二非掺杂GaN缓冲层；依次形成于所述第二非掺杂GaN缓冲层上的nGaN层、多量子阱层以及pGaN层。进一步地，所述低温GaN成核层厚度为10nm至50nm，所述第一非掺杂GaN缓冲层厚度为0.5μm至2.0μm，所述位错延伸阻止薄膜层的厚度为50nm至300nm，所述位错延伸阻止薄膜层材料为氧化硅或氮化硅，所述第二非掺杂GaN缓冲层的厚度为100nm至1000nm。与现有技术相比，本专利技术的发光二极管的外延片及其制作方法，实现了如下的有益效果：(1)在图形衬底上设计和制备对位标记点并外延生长GaN单层，利用对位标记点精确对位，在GaN单层的高位错密度区域上制备位错延伸阻止薄膜层，利用侧向外延技术，达到图形衬底上凸起和平面区域以上整个外延层同时减少位错，提高GaN材料晶体质量，从而提高了LED芯片的光电性能；(2)第一非掺杂GaN缓冲层204厚度为0.5μm至2.0μm，在此厚度范围内，生长过程适中又不造成材料的浪费，有效提高生产效率，节约生产材料；(3)位错延伸阻止薄膜层厚度为50nm-300nm，在此厚度范围内，能够有效保证材料不被后续高温生长环境破坏，保证侧向外延生长和合并过程时间在合理范围内；(4)结构简单、有效节约工艺流程，生产方便，适用于工业化生产。当然，实施本专利技术的任一产品必不特定需要同时达到以上所述的所有技术效果。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明被结合在说明书中并构成说明书的一部分的附图示出了本专利技术的实施例，并且连同其说明一起用于解释本专利技术的原理。图1为现有技术中图形衬底的结构示意图。图2为本专利技术提供的发光二极管的外延片制作方法一种实施例的流程本文档来自技高网...

【技术保护点】
一种发光二极管的外延片制作方法，其特征在于，包括：提供衬底，在所述衬底上制备出多个圆锥图形结构，并在所述衬底的平面区域上标识出对位标记点；在所述衬底上依次生长低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；在所述位错延伸阻止薄膜层和裸露的第一非掺杂GaN缓冲层上生长第二非掺杂GaN缓冲层；转换为二维生长后，在所述第二非掺杂GaN缓冲层上依次生长nGaN层、多量子阱层以及pGaN层。

【技术特征摘要】
1.一种发光二极管的外延片制作方法，其特征在于，包括：提供衬底，在所述衬底上制备出多个圆锥图形结构，并在所述衬底的平面区域上标识出对位标记点；在所述衬底上依次生长低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；在所述位错延伸阻止薄膜层和裸露的第一非掺杂GaN缓冲层上生长第二非掺杂GaN缓冲层；转换为二维生长后，在所述第二非掺杂GaN缓冲层上依次生长nGaN层、多量子阱层以及pGaN层。2.根据权利要求1所述的发光二极管的外延片制作方法，其特征在于，所述低温GaN成核层厚度为10nm至50nm；所述低温GaN成核层生长压力为600mbar，生产温度为530℃；所述第一非掺杂GaN缓冲层厚度为0.5μm至2.0μm；所述第一非掺杂GaN缓冲层的生长压力为500mbar，生长温度为1030℃。3.根据权利要求1所述的发光二极管的外延片制作方法，其特征在于，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，包括：在所述第一非掺杂GaN缓冲层上沉积位错延伸阻止薄膜材料；在所述位错延伸阻止薄膜材料上形成光刻胶；根据所述对位标记点进行套刻，光刻显影后去除对应所述对位标记点正上方以外区域的光刻胶；去除裸露的位错延伸阻止薄膜材料；去除剩余光刻胶，形成位错延伸阻止薄膜层。4.根据权利要求1所述的发光二极管的外延片制作方法，其特征在于，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，包括：在所述第一非掺杂GaN缓冲层上形成光刻胶；根据所述对位标记点进行套刻，在...

【专利技术属性】
技术研发人员：苗振林，汪延明，何鹏，徐平，周佐华，
申请(专利权)人：湘能华磊光电股份有限公司，
类型：发明
国别省市：湖南,43