Provides an array type chip resistor and method of manufacturing the chip resistor array, the method includes: in accordance with the rules of interval respectively on the upper surface of the substrate and is formed on the surface of the upper electrode and the lower electrode and the upper electrode part between the resistor element is formed; a plurality of holes are formed through the substrate in between the resistor element the plurality of holes; filling with plaster; the substrate is separated into a plurality of strips; forming a side electrode paste is not applied for each bar on the side surface area in the plurality of.
【技术实现步骤摘要】
阵列型片式电阻器及制造该阵列型片式电阻器的方法本申请要求于2015年12月10日在韩国知识产权局提交的第10-2015-0175849号韩国专利申请的权益,该韩国专利申请的公开内容通过引用包含于此。
本专利技术构思涉及一种阵列型片式电阻器及制造该阵列型片式电阻器的方法。
技术介绍
片式电阻器可适合于实现精密电阻器,因此,其需求已经延伸到各种电子组件的领域。通常,执行阻抗匹配的存储器模块的电阻器可被设置为阵列型片式电阻器的形式,并且可安装在模块基板的外部连接端子旁边。作为形成阵列型片式电阻器的侧电极的方法,可使用通孔印刷法和涂覆印刷法等,并且,为了形成突出的侧电极,通常可使用涂覆印刷法。然而,涂覆印刷法具有诸如材料成本增大以及在确保抗硫性能方面较弱的限制,并且需要重复的涂覆和干燥过程。(专利文献1)日本专利第2008-103462号特许公开公布
技术实现思路
提供该
技术实现思路
以简化形式来介绍选择的构思,以下在具体实施方式中进一步描述该构思。本
技术实现思路
无意限定所要求保护的主题的主要特征或必要特征,也无意用于帮助确定所要求保护的主题的范围。本专利技术构思的一方面提供了 ...
【技术保护点】
一种制造阵列型片式电阻器的方法,所述方法包括:按照规则的间隔在基板的上表面上形成上电极并在基板的下表面上形成下电极,并且在上电极之间形成电阻器元件;在没有形成电阻器元件的区域形成穿过基板的多个孔,所述多个孔中的每个孔位于相邻的上电极之间;利用膏填充所述多个孔;将基板分离成多个条;在所述多个条中的每个条的侧表面上未施加膏的区域上形成侧电极。
【技术特征摘要】
2015.12.10 KR 10-2015-01758491.一种制造阵列型片式电阻器的方法,所述方法包括:按照规则的间隔在基板的上表面上形成上电极并在基板的下表面上形成下电极,并且在上电极之间形成电阻器元件;在没有形成电阻器元件的区域形成穿过基板的多个孔,所述多个孔中的每个孔位于相邻的上电极之间;利用膏填充所述多个孔;将基板分离成多个条;在所述多个条中的每个条的侧表面上未施加膏的区域上形成侧电极。2.如权利要求1所述的方法,其中,形成侧电极包括:在所述条的侧表面上形成金属层;去除所述膏。3.如权利要求...
【专利技术属性】
技术研发人员:金亨珉,尹长锡,韩镇万,
申请(专利权)人:三星电机株式会社,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。