一种集成电路保护装置和集成电路制造方法及图纸

提供了一种集成电路保护装置和集成电路。一种集成电路保护装置，包括：以矩阵阵列分布的辐射检测元件组；组合行中和列中的检测元件的输出的逻辑门，检测元件的每个输出可连接到组合行的门并且连接到组合列的门；以及用于解释由所述逻辑门提供信号的电路，并且该电路包括事件计数器和延迟元件。

【技术实现步骤摘要】
一种集成电路保护装置和集成电路
本公开通常涉及电子电路，以及，更具体地，涉及保护集成电路免于由激光攻击的错误注入(faultinjection)。
技术介绍
在许多技术中，电子电路操纵称为密码的数据，即，期望对其的访问保留在特定用户或电路中。存在称为攻击的很多方法，以试图发现或盗取密码数据。在这些攻击中，所谓的错误注入攻击(faultinjectionattack)包括通过在操作的一个或多个位上作用来扰乱电路操作。错误注入攻击的种类，更具体地，本技术的目标是激光攻击，其包括在电路的逻辑器件上指明激光束，以转换这些元件处理的位。通过由电路提供的数据的直接检查，或通过经由执行侧信道攻击(sidechannelattack)的间接检查，来检查电路性能上这样攻击的结果，可以使得攻击者发现密码。激光攻击通常在包括侵蚀基板的处理后，从集成电路的后表面执行攻击。为了反击这种类型的攻击，集成电路通常装备以引线框架(网)或光电流或电流检测器的形式的检测器。检测器的其他分类，更具体地，本技术的目标的检测器包括沉积触发器(flip-flop)型逻辑元件，该沉积触发器(flip-flop)型逻辑元件具有用以本文档来自技高网...

【技术保护点】
一种集成电路保护装置，其特征在于，包括：以矩阵阵列分布的辐射检测元件(42)的组；逻辑门(44、46)，组合行和列中的检测元件的输出，检测元件的每个输出连接到组合行的门并且连接到组合列的门；以及电路(5)，用于解释由所述逻辑门提供的信号，并且包括事件计数器(54)和延迟元件(56)。

【技术特征摘要】
2016.05.17 FR 16543711.一种集成电路保护装置，其特征在于，包括：以矩阵阵列分布的辐射检测元件(42)的组；逻辑门(44、46)，组合行和列中的检测元件的输出，检测元件的每个输出连接到组合行的门并且连接到组合列的门；以及电路(5)，用于解释由所述逻辑门提供的信号，并且包括事件计数器(54)和延迟元件(56)。2.根据权利要求1所述的装置，其特征在于，所述电路(5)包括逻辑状态机(52)，所述逻辑状态机(52)具有单独连接到所述门(44、46)的输出的输入(IN)。3.根据权利要求1所述的装置，其特征在于，在由检测元件(42)检测到事件存在的情况下，所述状态机(52)激活延迟元件(56)并且增加所述计...

【专利技术属性】
技术研发人员：A·萨拉菲亚诺斯，B·尼古拉斯，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：法国,FR