一种IGBT驱动电路制造技术

一种IGBT驱动电路，属于电子电路技术领域。在关断阶段采用变斜率驱动，通过电阻R和第五反向器INV5的特殊尺寸设计将关断过程分为两个阶段，T2至T3阶段仅有第一NMOS管MN1导通，电路处于慢放电状态，有利于改善过冲电压，解决了关断期间产生的浪涌电压问题；T3至T4阶段，经过由电阻R和第五反向器INV5设计的延时之后第二NMOS管MN2导通，电路进入快放电状态，加速整个IGBT的关断过程，降低开关损耗，另外加大了放电电流，使得拖尾时间大幅减少；本发明专利技术不需要额外的RC无源吸收网络，避免了传统RC吸收回路所造成的阻尼损耗；由于保证了关断过程的驱动电路的下拉能力，且后边阶段的电阻值较低，使得电路能够抗更高的dv/dt，改善了整体电路的电磁干扰特性。

【技术实现步骤摘要】
一种IGBT驱动电路
本专利技术属于电子电路
，具体涉及一种通过结合IGBT器件特性提出的适用于IGBT的驱动电路。
技术介绍
IGBT栅极驱动集成电路是HVIC(高压集成电路)的典型电路之一，由于其高可靠性，面积小，效果高等特点被广泛应用于家用电器与工业设备、航空、航天、武器系统等方面。HVIC的一个重要部分是对IGBT的驱动控制，但是不合理的驱动会产生高dv/dt和di/dt，而高dv/dt及di/dt开关驱动对IGBT的可靠性提出了极大的挑战，极易导致IGBT的损坏。通常导致IGBT性能衰减，甚至损坏的原因主要在于对IGBT关断机理及对关断过程中电压和电流的变化规律认识不清，导致无法合理解释使用过程中出现的电流拖尾长等现象。因此，深入地结合IGBT器件的特性，合理地设计驱动电路已成为当今IGBT驱动电路的一个热门领域。
技术实现思路
本专利技术所要解决的，就是结合IGBT器件特性，提出一种IGBT驱动电路，在关断阶段采用变斜率驱动，在不需要额外的RC无源吸收网络的基础上解决了关断期间电流拖尾长及产生的浪涌电压问题，同时提高了电路抗dv/dt和di/dt特性，减小关断过程的过冲电压并改善了整体的电磁干扰特性。本专利技术的技术方案如下：一种IGBT驱动电路，包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8、PMOS管MP1、第一NMOS管MN1、第二NMOS管MN2、电阻R和两输入与非门NOR2_1，第一反相器INV1的输入端接输入信号IN，其输出端接第二反相器INV2的输入端和两输入与非门NOR2_1的第一输入端；第三反相器INV3的输入端接第二反相器INV2的输出端，其输出端接第四反相器INV4的输入端；PMOS管MP1和第一NMOS管MN1的栅极接第四反相器INV4的输出端，其漏极互连并作为驱动电路的输出端输出信号OUT，PMOS管MP1的源极接外部电源电压VDD，第一NMOS管MN1的源极接地VSS；电阻R的一端接驱动电路的输出端，另一端第五反相器INV5的输入端；第六反相器INV6输入端接第五反相器INV5的输出端，其输出端接两输入与非门NOR2_1的第二输入端；第七反相器INV7的输入端接两输入与非门NOR2_1的输出端，其输出端接第八反相器INV8的输入端；第二NMOS管MN2的栅极接第八反相器INV8的输出端，其漏极接驱动电路的输出端，其源极接地VSS。本专利技术的有益效果为：采用多级的反相器，通过第一反相器INV1到第四反向器INV4的反相器内部NMOS和PMOS的并联数m逐级增大，以及宽长比的改变，使得驱动电路的电阻减小，驱动电流逐级增大；在关断阶段采用变斜率驱动，通过电阻R和第五反向器INV5的特殊尺寸设计将关断过程分为两个阶段，T2至T3阶段仅有第一NMOS管MN1导通，电路处于慢放电状态，使得电路能够抗更高的di/dt，有利于改善过冲电压，解决了关断期间产生的浪涌电压问题；T3至T4阶段，经过由电阻R和第五反向器INV5设计的延时之后第二NMOS管MN2导通，电路进入快放电状态，加速整个IGBT的关断过程，降低开关损耗，另外加大了放电电流，使得拖尾时间大幅减少；本专利技术不需要额外的RC无源吸收网络，避免了传统RC吸收回路所造成的阻尼损耗；由于保证了关断过程的驱动电路的下拉能力，且后边阶段的电阻值较低，使得电路能够抗更高的dv/dt，改善了整体电路的电磁干扰特性。附图说明图1为本专利技术提供的一种IGBT驱动电路结构示意图。图2为IGBT结构等效原理图。图3为IGBT的开启和关断全过程示意图。图4为传统RC吸收回路的结构示意图。具体实施方式本专利技术采用变斜率驱动方法，如图1所示为本专利技术的一种实现形式，包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8、PMOS管MP1、第一NMOS管MN1、第二NMOS管MN2、电阻R和两输入与非门NOR2_1，第一反相器INV1的输入端接输入信号IN，其输出端接第二反相器INV2的输入端和两输入与非门NOR2_1的第一输入端；第三反相器INV3的输入端接第二反相器INV2的输出端，其输出端接第四反相器INV4的输入端；PMOS管MP1和第一NMOS管MN1的栅极接第四反相器INV4的输出端，其漏极互连并作为驱动电路的输出端输出信号OUT，PMOS管MP1的源极接外部电源电压VDD，第一NMOS管MN1的源极接地VSS；电阻R的一端接驱动电路的输出端，另一端第五反相器INV5的输入端；第六反相器INV6输入端接第五反相器INV5的输出端，其输出端接两输入与非门NOR2_1的第二输入端；第七反相器INV7的输入端接两输入与非门NOR2_1的输出端，其输出端接第八反相器INV8的输入端；第二NMOS管MN2的栅极接第八反相器INV8的输出端，其漏极接驱动电路的输出端，其源极接地VSS。下面结合IGBT结构来说明本专利技术的创新和优势，如图2所示，IGBT等效为一个MOSFETM与一个三极管Q，图中标识了与其驱动设计相关的寄生器件，CGC为IGBT的栅极集电极寄生电容，CGE为IGBT栅极与发射极(源极)寄生电容，RG为IGBT栅极寄生电阻。通过IGBT的等效模型以及相关寄生参数，首先对IGBT的关断过程进行描述。如图3所示，IGBT的关断过程分为四部分：T0-T1为关断延迟时间，T1-T2为关断过程中电压上升到10％到电流下降到90％时间，T2-T3为关断下降时间的第一部分，T3-T4为关断下降时间的第二部分。下面根据图2和图3实线所示详细分析上述过程：在IGBT关断T0～T1和T1～T2过程中，MOSFET的门极电压VGS减小至密勒平台电压Vmiller，而漏源电流IDS保持不变。由图2可知，由于图2等效结构中的三极管Q基极电流Ib＝IDS，三极管Q的集射极电流ICE受Ib控制，所以，在IGBT关断T0～T1和T1～T2过程中，ICE电流仍然保持不变，IGBT的集射极电流ICE保持不变。可见，IGBT关断T0～T1和T1～T2过程为MOSFET行为，其时间分别为：其中，RG为栅极驱动电阻，CGE和CGC为栅源电容和栅漏电容，gfs为栅源跨导，VGH为栅控电压，VGS(th)为阈值电压，IDS(max)为沟道电流的最大值，VDM为漏源电压最大值，VON为MOSFET导通压降。由(1)和(2)式可知，IGBT关断tT0～T1和tT1～T2时间由MOSFET固有参数决定。所以对于确定的IGBT来说，其关断tT0～T1和tT1～T2时间也是确定的。在T2～T3阶段，当图2所示等效结构中三极管Q集电极与射极电压VCE达到母线电压VDC，IGBT的集电极电流开始快速地减小，变化率可写为其中，Ls为线路中的寄生电感，IL为负载电流。电流下降产生的高dic/dt引起T2～T3后期电压VCE的过冲，其幅度主要取决于电路中的寄生电感Ls和二极管的正向恢复电压。若只考虑前者，可得而T3～T4阶段n-区过剩载流子空穴复合过程较慢，因此，会引起IGBT关断过程本文档来自技高网...

【技术保护点】
一种IGBT驱动电路，其特征在于，包括第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第四反相器(INV4)、第五反相器(INV5)、第六反相器(INV6)、第七反相器(INV7)、第八反相器(INV8)、PMOS管(MP1)、第一NMOS管(MN1)、第二NMOS管(MN2)、电阻(R)和两输入与非门(NOR2_1)，第一反相器(INV1)的输入端接输入信号(IN)，其输出端接第二反相器(INV2)的输入端和两输入与非门(NOR2_1)的第一输入端；第三反相器(INV3)的输入端接第二反相器(INV2)的输出端，其输出端接第四反相器(INV4)的输入端；PMOS管(MP1)和第一NMOS管(MN1)的栅极接第四反相器(INV4)的输出端，其漏极互连并作为驱动电路的输出端输出信号(OUT)，PMOS管(MP1)的源极接外部电源电压(VDD)，第一NMOS管(MN1)的源极接地(VSS)；电阻(R)的一端接驱动电路的输出端，另一端第五反相器(INV5)的输入端；第六反相器(INV6)输入端接第五反相器(INV5)的输出端，其输出端接两输入与非门(NOR2_1)的第二输入端；第七反相器(INV7)的输入端接两输入与非门(NOR2_1)的输出端，其输出端接第八反相器(INV8)的输入端；第二NMOS管(MN2)的栅极接第八反相器(INV8)的输出端，其漏极接驱动电路的输出端，其源极接地(VSS)。...

【技术特征摘要】
1.一种IGBT驱动电路，其特征在于，包括第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第四反相器(INV4)、第五反相器(INV5)、第六反相器(INV6)、第七反相器(INV7)、第八反相器(INV8)、PMOS管(MP1)、第一NMOS管(MN1)、第二NMOS管(MN2)、电阻(R)和两输入与非门(NOR2_1)，第一反相器(INV1)的输入端接输入信号(IN)，其输出端接第二反相器(INV2)的输入端和两输入与非门(NOR2_1)的第一输入端；第三反相器(INV3)的输入端接第二反相器(INV2)的输出端，其输出端接第四反相器(INV4)的输入端；PMOS管(MP1)和第一N...

【专利技术属性】
技术研发人员：周泽坤，王彦龙，石跃，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51