数字噪声源、数据处理系统及数据处理方法技术方案

一种数字噪声源，基于数字处理器实现，其特征在于：所述数字处理器包括时钟触发单元、用于在噪声数据生成过程中存储噪声数据的寄存器A、用于数据缓存的1位寄存器B和用于存储生成后噪声数据的寄存器C；噪声数据的级数为N，数据格式为A＝(A

【技术实现步骤摘要】
数字噪声源、数据处理系统及数据处理方法
本专利技术属于数据处理
，涉及一种数字噪声源，同时还涉及一种采用该噪声源进行数据处理的数据处理方法。
技术介绍
当前，ADC的采样位数越来越宽，导致后续的计算也越来越复杂，计算过程中产生的位宽也越来愈大。目前FPGA、DSP等数字器件进行滤波、抽取、FFT、数字下降频等计算的时候，由于位数有限或者采用定点计算，而计算的中间过程将会造成比采集数据更大位宽的数据，导致计算的时候的数据低位会丢失，造成很大的误差。以近地表FDEM观测系统(近地表频率域电磁法观测系统)为例，通常采用FPGA、DSP、ARM等数字处理器来实现数据的滤波、数据的抽取、求取频点的幅相特性，整个计算使用加减乘除等，这个计算过程的中间会产生大位宽的数据，远高于FPGA、DSP、ARM的位宽要求，造成一定的低位损失，由谐波产生的失真及噪声就体现在最后的结果中。从而给近地表FDEM观测系统的数据采集与处理造成了一定的数据失真。对于数据失真的处理，常用的有两种方法：其一是针对在数字处理器中低位丢失带来的影响问题，大多数情况下直接丢失，忽略谐波失真对数据结果的影响；其二是利用模拟的噪声源输入到ADC采样端，但是由于该噪声信号的带宽、幅度控制等问题处理不妥当会引入新的误差即噪声，成本高，实现复杂，模拟信号耦合到ADC前端容易引入噪声、成本高、设计复杂，还需要在数字端进行复杂的去除该噪声处理。再以近地表FDEM观测系统(近地表频率域电磁法观测系统)为例，目前近地表FDEM观测系统没有对低位丢失的数据进行任何处理，导致谐波失真过大，也没有针对近地表FDEM观测系统数据计算位宽数据丢失问题进行任何分析。
技术实现思路
本专利技术的目的在于针对现有技术中，由于采样数据位宽及数据运算导致的数据位丢失、数据失真的问题，提供一种用于数据处理用的数字噪声源，同时还提供一种降低误差的数据处理方法。为实现以上目的，本专利技术提供以下技术方案：一种数字噪声源，基于数字处理器实现，数字处理器包括时钟触发单元、用于在噪声数据生成过程中存储噪声数据的寄存器A、用于数据缓存的1位寄存器B和用于存储生成后噪声数据的寄存器C；噪声数据的级数为N，数据格式为A＝(A1,A2,…An)；时钟触发单元获取时钟信号后，更新并生成数字噪声，步骤包括：S1：初始令An＝1，A1，A2，……An-1均为0；S2：寄存器B缓存数据，B＝A1；S3：时钟触发单元获取时钟信号后，数字处理器按下式计算噪声数据，An＝An-1，An-1＝An-2，……，A3＝A2，A2＝B；S4：将步骤S3中更新完的数据传递至寄存器D，并输出，随后重复步骤S2至S4。优选的是：根据待处理数据的数据分辨率D1、数据有效位D2，获得数据失效精度N，其中N＝D1-D2，N为4～7间的整数。数据处理系统，采用上述数字噪声源，包括模拟数字转换器和数字处理器，数字处理器包括噪声源生成单元，用以生成数字噪声，模数转换器输出传递至数字处理器，与噪声源生成单元生成的数字噪声合成后，输出。数据处理方法，模拟数字转换器采集数据传递至数据处理器，其中数据有效位为D2，数据分辨率为D1，数据失效精度为N，其中N＝D1-D2；具体包括以下步骤：S1：判断数据丢失位M是否大于数据失效精度N，若是则数据噪声级数G＝M，若否则G＝N，数字处理器内设定初始噪声信号，AG＝1，A1，A2，……AG-1均为0，寄存器B内缓存数据，B＝A1；S2：模拟数字转换器采集数据并传递至数据处理器，传递数据的同时，时钟触发单元被触发，数字处理器开始计算噪声信号，AG＝AG-1，AG-1＝AG-2，……，A3＝A2，A2＝B；S3：步骤S2中计算生成的噪声信号传递至寄存器D，并输出，与模拟数字转换器采集数据叠加；若叠加后的数据与模拟数字转换器采集数据的位宽相同，则采用的叠加后生产的数据进行后续数据处理；所叠加后数据位宽大于模拟数字转换器采集数据的位宽，则去掉叠加后数据的低位数据，使数据的位宽等于模拟数字转换器采集数据的初始输出数据位宽，并采用该数据进行后续数据处理；S4：模拟数字转换器是否继续向数据处理器传递数据，若是，若否则反馈步骤S2，若否，则数据处理结束。本专利技术的有益效果为：(1)本专利技术提出了一种用于数据处理(例如：近地表FDEM观测系统)的可变参数数字Dither噪声源，补偿到近地表FDEM观测系统的初始数据中，在一定程度上弥补该失真，在最后计算的过程中丢失相应的低位也能减少谐波失真及量化误差带来的影响。(2)本方法在减少计算数据低位丢失影响的同时，还能节约成本，节省FPGA、DSP或ARM中的设计资源，实现简单方便。(3)现有技术中，要实现模拟信号耦合到ADC的前端，还需要在数字段进行复杂的去处噪声的处理。与现有技术相比，本专利技术将数字噪声源配置在数字处理器内部，与将数字噪声源添加在ADC采样端相比，由于降低了ADC量化误差带来的噪声，可减少谐波失真带来的影响，从而进一步提高数据处理的精度。附图说明图1为数字处理流程示意图。图2为引入数字噪声源的数字处理系统结构示意图。具体实施方式以下将结合附图对本专利技术的具体实施方式进行清楚完整地描述。显然，具体实施方式所描述的实施例仅为本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术的保护范围。本专利技术具体实施方式首先提供了一种数字噪声源，基于数字处理器实现，其中数字处理器可以采用FPGA、ARM、DSP等。数字处理器包括时钟触发单元、用于在噪声数据生成过程中存储噪声数据的寄存器A、用于数据缓存的1位寄存器B和用于存储生成后噪声数据的寄存器C；噪声数据的级数为N，噪声数据格式为A＝(A1,A2,…An)，即为n×1阶序列；时钟触发单元获取时钟信号后，更新并生成数字噪声，也就是说，时钟触发单元每获得一次触发信号，则更新输出一组噪声数据。数字噪声的具体生成步骤包括：S1：初始令An＝1，A1，A2，……An-1均为0；即初始噪声数据为(0,0,0，…0,1)；S2：寄存器B缓存数据，B＝A1；即B＝0；S3：时钟触发单元获取时钟信号后，数字处理器按下式计算噪声数据，An＝An-1，An-1＝An-2，……，A3＝A2，A2＝B；即计算后，An＝0，An-1＝0，……，A3＝0，A2＝0，此时，获取的噪声数据为(1,0,0，…0,0)；S4：将步骤S3中更新完的数据传递至寄存器D，并输出，随后重复步骤S2至S4。举例来说，第一组数字噪声生成后，寄存器B缓存数据B＝1，当时钟触发单元第二次获取时钟触发信号后，此时，计算数字噪声为，An＝0，An-1＝0，……，A3＝0，A2＝1，此时，获取的噪声数据为(0,1,0，…0,0)。随后，寄存器B缓存数据，B＝A1；即B＝0；且当时钟触发单元第三次获取时钟触发信号后，继续计算数字噪声。根据待处理数据的数据分辨率D1、数据有效位D2，获得数据失效精度N，其中N＝D1-D2，N为4～7间的整数。具体的说，考虑到数字噪声的应用领域，以近地表FDEM观测系统(近地表频率域电磁法观测系统)的应用为例：根据一般近地表FDEM观测系统的ADC采集精度，采用24bit的高本文档来自技高网...

【技术保护点】
一种数字噪声源，基于数字处理器实现，其特征在于：所述数字处理器包括时钟触发单元、用于在噪声数据生成过程中存储噪声数据的寄存器A、用于数据缓存的1位寄存器B和用于存储生成后噪声数据的寄存器C；噪声数据的级数为N，数据格式为A＝(A

【技术特征摘要】
1.一种数字噪声源，基于数字处理器实现，其特征在于：所述数字处理器包括时钟触发单元、用于在噪声数据生成过程中存储噪声数据的寄存器A、用于数据缓存的1位寄存器B和用于存储生成后噪声数据的寄存器C；噪声数据的级数为N，数据格式为A＝(A1,A2,...An)；时钟触发单元获取时钟信号后，更新并生成数字噪声，步骤包括：S1：初始令An＝1，A1，A2，……An-1均为0；S2：寄存器B缓存数据，B＝A1；S3：时钟触发单元获取时钟信号后，数字处理器按下式计算噪声数据，An＝An-1，An-1＝An-2，……，A3＝A2，A2＝B；S4：将步骤S3中更新完的数据传递至寄存器D，并输出，随后重复步骤S2至S4。2.如权利要求1所述的数字噪声源，其特征在于：根据待处理数据的数据分辨率D1、数据有效位D2，获得数据失效精度N，其中N＝D1-D2，所述N为4～7间的整数。3.一种数据处理系统，采用权利要求1或2所述的数字噪声源，包括模拟数字转换器和数字处理器，其特征在于：所述数字处理器包括噪声源生成单元，用以生成权利要求1所述的数字噪声，所述模数转换器输出传递至数字处理器，与噪声源生成单元生成的数字噪声合成后，输出...

【专利技术属性】
技术研发人员：苏艳蕊，严发宝，柳建新，武中臣，杜清府，
申请(专利权)人：山东大学，
类型：发明
国别省市：山东,37