模数转换器中的数字误差校正制造技术

一种模数转换器(ADC)(15)，其提供数字误差校正。并行ADC级时钟同步以将模拟输入信号(A IN)转换成数字字；数字输出(D OUT)中的至少一个根据误差校正码被编码。决策逻辑组件(24)解码包括来自并行级的数字输出的级联的代码字，以得出数字输出，根据所述数字输出，能够得到对应于模拟输入信号的数字输出字。决策逻辑组件(24)能够提供误差信号，其用于在系统码的情况下校正来自ADC级的其中之一的一位或更多位数字输出的状态；可选地，决策逻辑组件能够直接解码代码字来提供数字输出。该结构可以应用到流水线ADC的各个级。

Digital error correction in analog to digital converter

An analog to digital converter (ADC) (15) that provides digital error correction. Parallel ADC clock synchronization with the analog input signal (A IN) converted into digital words; digital output (D OUT) in at least one according to the error correction code is encoding. A decision logic component (24) decodes a concatenated code word including digital output from a parallel stage to obtain a digital output, and a digital output word corresponding to the analog input signal can be obtained based on the digital output. The decision logic component (24) to provide error signals for from one of the ADC level in the system where correction codes at one or more digital outputs; alternatively, decision logic components can directly decode the code word to provide digital output. The structure can be applied to all levels of pipelined ADC.

【技术实现步骤摘要】
【国外来华专利技术】模数转换器中的数字误差校正
本专利技术一般涉及模数转换器电路，并且更具体地，涉及这种电路中的误差校正和补偿。
技术介绍
尽管近几年来电子电路和系统的数字化的趋势在继续，现代电子系统仍然必须经常处理和产生模拟域中的电信号。例如，在许多现代通信技术中，模拟信号被发送和接收，并且模拟信号应用于仪器仪表和控制系统中。因此，要求数据转换器电路提供数字和模拟域之间的接口，特别是在应用数字信号处理的那些系统中。作为本领域中基本的，模数转换器(ADC)将模拟测量值或信号转换成应用数字信号处理的数字数据。相反地，数模转换器(DAC)将数字数据转换成模拟信号，用于物理装置的传动或致动。现代数据转换器电路中的进展已产生极准确、高速的数据转换功能。例如，具有12到24位的分辨率，采样率高达每秒几十兆次采样的ADC现在从TexasInstruments(德州仪器)公司可以买到。这种性能等级不仅需要非常快速的切换速度，而且需要极高程度的精度。因此，在设计现代数据转换器电路中存在艰难权衡。通常，设计者和制造商面临着电路复杂性和成本、采样率和准确度的三方权衡。一种已知类型的模数转换器被称为流水线ADC，其现在将相对于图1描述。在该示例中，流水线ADC具有三级100到102，其中每一级将产生一个或更多个对应于模拟输入信号的幅值的数字位。首先，或最显著地，流水线级100在终端ANALOG_IN(模拟输入)接收输入模拟信号，在输出端D0上产生一个或更多个数字位，并且还产生被提供给下一流水线级101的模拟余量。流水线级101类似地根据来自级101的这个余量在输出端D1上产生一个或更多个数字位，并产生被转发到下一流水线级102的模拟余量。级102在输出端D2上产生对应于来自级101的余量的一个或更多个数字位，如果模拟余量存在，则将余量转发到下一级(未示出)。通过D2的数字输出端D0连接到数字校正功能件11，其将来自ADC3的数字位加和到线路DIGITAL_OUT(数字输出)上的最后的数字输出。流水线级100到102类似地构造为彼此。在这种常规的构造中，通过示例的方式参考级100，到所述级的输入端连接到采样保持电路2的输入端，其被计时以接收并存储对应于该输入端的电压的模拟电压。采样保持2的输出施加到模数转换器(ADC)3的输入端，并且也施加到模拟加法器4的输入端。ADC3在输出端线路D0上产生包含一位或更多位的数字输出；该数字输出也施加到数模转换器(DAC)5的输入端。在许多普遍情况下，流水线ADC每级10产生“1.5”位，指的是每个ADC3产生两位输出，但一些位通过数字校正功能件11数字地组合以获得数字误差校正的目的，如本领域中已知的。DAC5也接收该数字值，并以常规方式产生模拟信号，该模拟信号由加法器4从模拟输入信号中减去，以产生被转发到下一级101的余量信号。该余量相当于输入模拟信号本身和对应数字“整数”的模拟信号之间的差，其中该数字“整数”接近输入模拟信号的幅值；因此下一级101数字化此余量值以产生最高有效位(一位或更多位)。增益级7“增益”来自加法器4的余量，使得余量模拟信号在下一级101的整个输入动态范围上改变，以避免级到级的灵敏度损失。对于给定精度水平(即，输出字中的位数)，图1的常规流水线ADC方法在模数转换过程中提供某种程度的误差校正，如每级产生的数字位数量和级的数量所定义的。然而，为了改进误差校正性能，设计者必须要么增加流水线级的数目，要么增加每一级产生的数字位的数目，两者中的任何一个都会增加电路的复杂性以及成本，并且会降低电路的采样率性能。改善模数转换准确度的另一种常规方法在本领域中被称为“抖动(dithering)”。抖动解决因ADC中的系统误差造成的非准确性。如本领域中已知的，系统误差是ADC功能件的具体电路实现中的固有误差。ADC中的系统误差的一种表现反映为微分非线性性(DNL)，这是数字输出值之间的实际模拟步长宽度和理想值步长宽度(即，一LSB)之间的差的度量。系统误差也通过积分非线性性(INL)反映，这是整个量程范围上实际传递函数与理想直线传递函数的偏差。根据该技术，伪随机噪声在模数转换之前被加到模拟信号，其中，噪声影响在数字域中被从数字输出中减去以移除随机噪声的影响和ADC中的一些系统误差。然而，抖动技术必然引入额外开销电路到模拟接口中，具体是，注入随机噪声到输入信号路径中所必需的电路。通过进一步背景，ADC过程中动态误差的转换后数字补偿，尤其是典型ADC级内跟踪和保持功能件中的动态误差，也是一种已知技术。根据本方法，在ADC校准过程中，数字信号处理器为跟踪和保持功能件提取模型参数。然后这些模型参数通过数字补偿传递函数由数字信号处理器应用。然而，非线性补偿函数必然在数字电路上插入大量计算负担，如明显要求数字信号处理器获得和应用该补偿。通过进一步背景，时间交错ADC电路在本领域中是已知的。根据这个结构中，多个ADC电路接收相同的输入模拟信号，但以时间交错的方式操作，以产生高数据速率数字输出。因此每一个ADC能够以比最后的输出数据流低得多的速度操作。
技术实现思路
示例性实施例提供模数转换器(ADC)结构，其提供具有适度电路复杂性的更高准确度转换。在实施例提供的结构中，能够实现模拟精度、转换速度以及耗电量之间的权衡。在实施例提供的结构中，实现具有适度数字计算负荷的极好准确度性能，而不影响模拟精度。在实施例提供的这种结构中，流水线ADC中的每级都能够以更高的准确度操作。在参考下面的描述连同其附图时，本专利技术实施例的其他目的和优点对于本领域技术人员而言将是明显的。实施例可以通过提供两个接收模拟输入信号并同步时钟以每个都将模拟信号转换成相应的数字字的ADC级而实现模数转换(ADC)结构。这两个数字字被统称为表示k位信息字(k<n)的n位代码字，其中ADC级的其中之一的输出被称为信息字，而另一个ADC级的输出被称为奇偶校验位。信息字和奇偶校验位被提供到数字解码电路，该电路根据误差校正码解码所述n位代码字。解码的输出提供误差字输出，其被应用到数据路径中的校正逻辑组件中，以校正信息字中的误差位。可替换地，数字解码电路可以直接将解码的信息位提供为数字输出；在这种情况下，系统或非系统误差校正码的任一个都可以实现。附图说明图1是方框图形式的常规流水线模数转换器的电气图。图2是根据实施例的方框图形式的模数转换器的电气图。图3是根据另一个实施例的方框图形式的模数转换器的电气图。图4a是根据实施例的方框图形式的与模数转换器中的ADC级关联的所实现的信号调节电路的电气图。图4b示出图4a的信号调节电路的操作的电压图。图5示出ADC级的微分非线性图。图6示出实施例的模数转换器的各种实现的准确度性能的图示。图7是根据实施例的方框图形式的流水线模数转换器的电气图。具体实施方式本专利技术原理的实现通过非限制性说明的方式由模数转换器的示例性实施例示出。现参考图2，其描述了模数转换器(ADC)15的结构和操作。根据本实施例，ADC15可作为独立的ADC电路，例如，实现为单独的集成电路，或作为较大规模集成电路(如现在常用的单片通信或处理电路)内的单级ADC电路，或作为流水线ADC电路中的级，其实例将在下文进一步详细描述。可以想到，参考本说明书的本领本文档来自技高网...

【技术保护点】
一种模数转换器，其包括：第一模数转换器级，即第一ADC级，其具有接收模拟输入信号的输入端，并具有数字输出端，用于在所述数字输出端产生对应于所述模拟输入信号的样本的数据字；第二ADC级，其具有接收所述模拟输入信号的输入端，并具有数字输出端，用于根据误差校正码在所述数字输出端产生对应于所述模拟输入信号的样本的数据字；和决策逻辑组件，其具有耦合到所述第一ADC级和所述第二ADC级的所述数字输出端的数字输入端，用于将来自所述第一ADC级和所述第二ADC级的所述数据字解码成解码的数字字，以响应于所述第一ADC级和所述第二ADC级的数字输出；其中所述决策逻辑组件根据误差校正码解码来自所述第一ADC级和所述第二ADC级的所述数据字以在误差输出端提供误差字，其表示由所述第一ADC级提供的数字数据字中的误差位；并且所述模数转换器进一步包括：校正逻辑组件，其具有耦合到所述第一ADC级的所述输出端的输入端并具有耦合到所述决策逻辑组件的所述误差输出端的输入端，所述校正逻辑组件用于校正由所述第一ADC级提供的所述数据字以响应于所述误差字，并在输出端提供校正的数字数据字，其对应于所述模拟输入信号的样本的数字转换量。...

【技术特征摘要】
【国外来华专利技术】2011.10.26 US 13/282,2621.一种模数转换器，其包括：第一模数转换器级，即第一ADC级，其具有接收模拟输入信号的输入端，并具有数字输出端，用于在所述数字输出端产生对应于所述模拟输入信号的样本的数据字；第二ADC级，其具有接收所述模拟输入信号的输入端，并具有数字输出端，用于根据误差校正码在所述数字输出端产生对应于所述模拟输入信号的样本的数据字；和决策逻辑组件，其具有耦合到所述第一ADC级和所述第二ADC级的所述数字输出端的数字输入端，用于将来自所述第一ADC级和所述第二ADC级的所述数据字解码成解码的数字字，以响应于所述第一ADC级和所述第二ADC级的数字输出；其中所述决策逻辑组件根据误差校正码解码来自所述第一ADC级和所述第二ADC级的所述数据字以在误差输出端提供误差字，其表示由所述第一ADC级提供的数字数据字中的误差位；并且所述模数转换器进一步包括：校正逻辑组件，其具有耦合到所述第一ADC级的所述输出端的输入端并具有耦合到所述决策逻辑组件的所述误差输出端的输入端，所述校正逻辑组件用于校正由所述第一ADC级提供的所述数据字以响应于所述误差字，并在输出端提供校正的数字数据字，其对应于所述模拟输入信号的样本的数字转换量。2.根据权利要求1所述的模数转换器，其中所述第一ADC级的输出是k位数字输出；其中所述第二ADC级的输出是n-k位数字输出；并且其中所述决策逻辑组件根据(n，k)系统码解码来自所述第一ADC级和所述第二ADC级的所述数据字。3.根据权利要求2所述的模数转换器，其中所述系统码是线性误差校正码。4.根据权利要求2所述的模数转换器，其中n-k小于k；并且所述模数转换器进一步包括：信号调节电路，其被耦合以接收所述模拟输入信号并具有耦合到所述第二ADC级的输入端的输出端，用于在所述模拟信号施加到所述第二ADC级之前，修正所述模拟信号和所述第二ADC级的输出端的所述数据字，从而所述第二ADC级的分辨率与所述第一ADC级的分辨率匹配。5.根据权利要求1所述的模数转换器，其中所述决策逻辑组件具有数字数据输出端，其用于提供对应于所述模拟输入信号的数字数据字。6.根据权利要求5所述的模数转换器，其中所述决策逻辑组件根据系统码解码来自所述第一ADC级和所述第二ADC级的所述数据字。7.根据权利要求5所述的模数转换器，其中所述决策逻辑组件根据非系统码解码来自所述第一ADC级和所述第二ADC级的所述数据字；并且其中所述第一ADC级和所述第二ADC级的每个根据非系统码在它们的数字输出端产生对应于所述模拟输入信号的样本的数据字。8.根据权利要求1所述的模数转换器，其中所述第一ADC级和所述第二ADC级中的每个均具有时钟输入端，用于控制所述模拟输入信号的采样；并且其中所述第一ADC级和所述第二ADC级在它们的时钟输入端并行地接收相同的时钟信号。9.一种流水线模数转换器，其包括：至少一个流水线级，每个流水线级包括：第一模数转换器级，即第一ADC级，其具有接收模拟输入信号的输入端，并具有数字输出端，用于在所述数字输出端产生对应于所述模拟输入信号的样本的数据字；第二ADC级，其具有接收所述模拟输入信号的输入端，并具有数字输出端，用于在所述数字输出端产生对应于所述模拟输入信号的样本的数据字；内部决策逻辑组件，其具有耦合到所述第一ADC级和所述第二ADC级的所述数字输出端的数字输入端，用于根据误差校正码解码来自所述第一ADC级和所述第二ADC级的所述数据字以提供解码字，从而响应于所述第一ADC级和所述第二ADC级提供的所述数据字；数模转换器级，即DAC级，其耦合到校正逻辑组件的输出端，用于产生对应于解码的输出字的模拟电平；最终级，其包括：第一ADC级，其具有从之前的流水线级的DAC级接收模拟电平的输入端，并且具有数字输出端，用于在所述数字输出端产生对应于所述模拟电平的样本的数据字；和第二ADC级，其具有从之前的流水线级的所述DAC级接收所述模拟电平的输入端，并且具有数字输出端，用于在所述数字输出端产生对应于所述电平的样本的数据字；内部决策逻辑组件，其具有耦合到所述第一ADC级和所述第二ADC级的所述数字输出端的数字输入端，用于根据误差校正码解码来自所述第一ADC级和所述第二ADC级的所述数据字以提供解码字，从而响应于所述第一ADC级和所述第二ADC级提供的所述数据字；和至少一个加法器，每个加法器具有耦合到相关联的流水线级的所述DAC级的输出端的输入端，具有耦合到其关联的流水线级的所述模拟输入端的输入端，并具有耦合到所述流水线ADC的下...

【专利技术属性】
技术研发人员：J·E·密勒瑞，R·F·帕耶纳尔，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US