一种利用进位链的工艺映射方法技术
Process mapping method using carry chain
The invention relates to a process for mapping method using the carry chain, the method comprises the following steps: the FPGA includes a plurality of logic unit, a logic unit includes a plurality of logic; second input addend a logical LP a logical unit of LE FPGA in the multi input and output terminal connected to the first lookup table adder; carry the input of the first adder and the first input end of each input addend 1 bit output signal; the output end of the first adder carry carry output signal. Technology mapping width and long or logical process mapping method of the invention is combined by using look-up table and the adder can save chip logic resources, and can greatly reduce the realization of the logic delay.
【技术实现步骤摘要】
一种利用进位链的工艺映射方法
本专利技术涉及微电子领域中的集成电路设计
，特别是一种利用进位链的工艺映射方法。
技术介绍
FPGA是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。目前，在现场可编程逻辑门阵列(FieldProgrammableGateArray,FPGA)应用中，要求集成电路具有可编程或可配置的互连网络，逻辑门通过可配置的互连网络而彼此连接。作为独立芯片或系统中核心部分起作用的FPGA已经广泛被应用于大量微电子设备中。广义的FPGA的逻辑门的定义，不单指简单的与非门，也指具有可配置功能的组合逻辑与时序逻辑的逻辑单元(LE,LogicElement)或由多个逻辑单元互连而组成的逻辑块。现有技术的工艺映射方法会将与、或逻辑映射到查找表上，如图1所示，图1为现有技术中将与、或逻辑映射到查找表上的示意图。图中a1、a2、a3、a4、a5、a6的与、或逻辑，它们分别与6输入的查找表(Lookuptable-LUT)的输入端相连，并输出与、或逻辑结果X。然...
【技术保护点】
一种利用进位链的工艺映射方法，其特征在于，所述方法包括：FPGA包括多个逻辑单元，一个逻辑单元包括多个逻辑片；将FPGA的一个逻辑单元LE上的一个逻辑片LP中多输入查找表的输出端连接至第一加法器的第二加数输入端；将所述第一加法器的进位输入端和第一加数输入端各自输入1个比特信号；所述第一加法器进位输出端输出进位输出信号。
【技术特征摘要】
1.一种利用进位链的工艺映射方法，其特征在于，所述方法包括：FPGA包括多个逻辑单元，一个逻辑单元包括多个逻辑片；将FPGA的一个逻辑单元LE上的一个逻辑片LP中多输入查找表的输出端连接至第一加法器的第二加数输入端；将所述第一加法器的进位输入端和第一加数输入端各自输入1个比特信号；所述第一加法器进位输出端输出进位输出信号。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：将所述第一加法器的进位输出端连接至第二加法器的进位输入端；将所述第二加法器的第二加数输入端连接至另一个多输入的查找表的输出端；并将所述第二加法器的第一加数输入端输入1个比特信号；所述第二加法器的进位输出端输出进位输出信号。3.根据权利...
【专利技术属性】
技术研发人员：耿嘉，
申请(专利权)人：京微雅格北京科技有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。