一种基于体硅的SOI FinFET的制作方法技术

本申请提供一种基于体硅的SOI FinFET的制作方法，在外延锗硅层时，所述锗硅层上带有开口，使得锗硅层在开口处断开，后续外延Fin结构层时，以Fin结构层材料填充该部分，在后续刻蚀去除锗硅层时，由于锗硅层的刻蚀速率远远大于Fin结构层的刻蚀速率，开口处的Fin结构层可以作为锗硅层的刻蚀停止层，从而使得开口处的Fin结构层的尺寸由开口的尺寸决定，进而使得开口处的Fin结构层尺寸容易控制，也即后续形成隐埋氧化层的尺寸较容易控制，避免了因隐埋氧化层的尺寸过小出现Fin容易倾倒或因隐埋氧化层的尺寸过大，氧化不完整，未被全部氧化的问题，进而提高了基于体硅的SOIFinFET器件的性能。

Method for making SOI FinFET based on bulk silicon

The invention provides a method for producing bulk silicon SOI based on FinFET, in the epitaxial silicon germanium layer, the silicon germanium layer with an opening, the silicon germanium layer is broken at the opening, the subsequent epitaxial Fin layer, filling part of the structure of Fin layer material, removing the silicon germanium layer in the future the etching, the etching rate because the etch rate of the silicon germanium layer is far greater than the Fin layer, Fin layer structure of the opening can be used as the silicon germanium layer etch stop layer, thereby the Fin structure layer at the opening of the size is determined by the size of the opening, and the opening size of the Fin layer is easy to control, but also the subsequent formation of buried oxide layer size is easier to control, avoid the buried oxide layer size Fin easy dumping or because of buried oxide size is too large, the oxidation is not complete, not all the problem of oxidation and extraction The performance of SOIFinFET devices based on bulk silicon.

【技术实现步骤摘要】

本专利技术涉及半导体工艺制造领域，尤其涉及一种基于体硅的SOI(Silicon-On-Insulator，绝缘衬底上硅)FinFET(鳍式场效晶体管，FinField-EffectTransistor)的制作方法。
技术介绍
目前，随着对半导体器件关键尺寸的降低以及对半导体器件的低功耗高速度要求的提高，14nm/16nm及以下技术形成了FD-SOI平面器件、体硅FinFET和SOIFinFET三足鼎立的局面。SOIFinFET融合了SOI与FinFET两者共同的优点。图1为一种SOIFinFET的立体结构示意图。如图1所示，SOIFinFET包括：半导体衬底10，半导体衬底10上形成有凸出的鳍(Fin)14；氧化层11，覆盖所述半导体衬底10的表面以及鳍14的侧壁的一部分；栅极结构，横跨在所述鳍14上，覆盖鳍14的顶部和侧壁，栅极结构包括栅介质层(图中未示出)和位于栅介质层上的栅12；以及位于隔离鳍14和半导体衬底10之间的隐埋氧化层(BOX)13。现有技术中SOIFinFET的制作方法，形成SOIFinFET的隐埋氧化层时，容易出现Fin倾倒或BOX层不能完全被氧化形成绝缘层的现象。
技术实现思路
有鉴于此，本专利技术提供一种基于体硅的SOIFinFET的制作方法，以解决现有技术中SOIFinFET的制作过程中，容易出现Fin倾倒或BOX层不能完全被氧化形成绝缘层的问题。为实现上述目的，本专利技术提供如下技术方案：一种基于体硅的SOIFinFET的制作方法，包括：提供半导体衬底；在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分；在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充；刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍；氧化所述开口处的Fin结构层，形成隐埋氧化层；在所述半导体衬底表面形成隔离层，所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬底的表面；在所述鳍上制作栅极，形成基于体硅的SOIFinFET结构；其中，所述Fin结构层的刻蚀速率小于所述锗硅层的刻蚀速率。优选地，所述在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分具体过程包括：在所述半导体衬底表面淀积第一掩膜，并图形化所述第一掩膜；在所述半导体衬底表面外延锗硅层，所述锗硅层在所述第一掩膜的位置处断开；去除所述第一掩膜，在所述半导体衬底表面形成带有开口的锗硅层，所述开口将所述锗硅层断开为两部分。优选地，所述在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层填充步骤之后，还包括：采用化学机械抛光对所述Fin结构层表面进行平坦化。优选地，所述刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍的具体过程包括：在所述硅层表面淀积第二掩膜，并图形化所述第二掩膜；去除所述第二掩膜外对应的所述Fin结构层和所述锗硅层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面；选择性去除所述第二掩膜下方对应的所述锗硅层，保留所述第二掩膜下方的所述Fin结构层以及所述开口内的Fin结构层，形成鳍；去除所述第二掩膜。优选地，所述第二掩膜为氧化硅、氮化硅或氧化硅和氧化硅的叠层结构。优选地，所述锗硅层的化学式为GexSi1-x，其中，所述x的取值范围为20％～40％，包括端点值。优选地，所述选择性去除所述第二掩膜下方对应的所述锗硅层和所述第二掩膜，保留所述第二掩膜下方的所述硅层以及所述开口内的硅层，形成鳍，采用的锗硅刻蚀液体为氢氟酸、双氧水和乙酸的混合溶液。优选地，所述氧化所述开口处的硅层，形成隐埋氧化层的具体过程包括：对所述鳍的表面以及所述半导体衬底的表面进行氧化，形成氧化层；同时对位于所述开口处的硅层完全氧化，在所述鳍和所述半导体衬底之间形成隐埋氧化层；选择性去除所述氧化层，保留所述隐埋氧化层。优选地，所述Fin结构层材料为硅或锗。优选地，所述锗硅层的厚度小于30nm。经由上述的技术方案可知，本专利技术提供的基于体硅的SOIFinFET的制作方法，在外延锗硅层时，所述锗硅层上带有开口，使得锗硅层在开口处断开，后续外延Fin结构时，以Fin结构材料填充该部分，在后续刻蚀去除锗硅层时，由于锗硅层的刻蚀速率远远大于Fin结构层的刻蚀速率，开口处的Fin结构层可以作为锗硅层的刻蚀停止层，从而使得开口处的硅层的尺寸由开口的尺寸决定，进而使得开口处的Fin结构层尺寸容易控制，也即后续形成隐埋氧化层的尺寸较容易控制，避免了因隐埋氧化层的尺寸过小出现Fin容易倾倒或因隐埋氧化层的尺寸过大，氧化不完整，未被全部氧化的问题，进而提高了基于体硅的SOIFinFET器件的性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为一种SOIFinFET的立体结构示意图；图2为本专利技术实施例提供的一种基于体硅的SOIFinFET的制作方法流程图；图3-图12为本专利技术实施例提供的基于体硅的SOIFinFET的制作方法工艺过程图；图13为根据本专利技术实施例提供的基于体硅的SOIFinFET的制作方法制作形成的基于体硅的SOIFinFET实物结构截面图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。现有技术中提供SOIFinFET的制作方法，通常在体硅衬底上直接外延锗硅层，然后继续外延硅层，通过后面横向刻蚀锗硅层，形成SOIFinFET的隐埋氧化层(BOX)，因为锗硅层刻蚀时无刻蚀停止层，刻蚀量不容易控制，为形成如图1中BOX13的小柱，当刻蚀量过多时，小柱的尺寸过窄，造成后续形成的鳍(Fin)容易倾倒；当刻蚀量过少时，则中间小柱剩余过多，在后续氧化过程中，无法将剩余的锗硅层全部氧化，形成闭合的氧化绝缘层，以上两个方面均会造成整个基于体硅的SOIFinFET的制作工艺失败。因此，本专利技术实施例提供一种基于体硅的SOIFinFET的制作方法，包括：提供半导体衬底；在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分；在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充；刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍；氧化所述开口处的Fin结构层，形成隐埋氧化层；在所述半导体衬底表面形成隔离层，所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬本文档来自技高网...

【技术保护点】
一种基于体硅的SOI FinFET的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分；在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充；刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍；氧化所述开口处的Fin结构层，形成隐埋氧化层；在所述半导体衬底表面形成隔离层，所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬底的表面；在所述鳍上制作栅极，形成基于体硅的SOI FinFET结构；其中，所述Fin结构层的刻蚀速率小于所述锗硅层的刻蚀速率。

【技术特征摘要】
1.一种基于体硅的SOIFinFET的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分；在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充；刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍；氧化所述开口处的Fin结构层，形成隐埋氧化层；在所述半导体衬底表面形成隔离层，所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬底的表面；在所述鳍上制作栅极，形成基于体硅的SOIFinFET结构；其中，所述Fin结构层的刻蚀速率小于所述锗硅层的刻蚀速率。2.根据权利要求1所述的基于体硅的SOIFinFET的制作方法，其特征在于，所述在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分，具体过程包括：在所述半导体衬底表面淀积第一掩膜，并图形化所述第一掩膜；在所述半导体衬底表面外延锗硅层，所述锗硅层在所述第一掩膜的位置处断开；去除所述第一掩膜，在所述半导体衬底表面形成带有开口的锗硅层，所述开口将所述锗硅层断开为两部分。3.根据权利要求1所述的基于体硅的SOIFinFET的制作方法，其特征在于，所述在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充步骤之后，还包括：采用化学机械抛光对所述Fin结构层表面进行平坦化。4.根据权利要求1所述的基于体硅的SOIFinFET的制作方法，其特征在于，所述刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表...

【专利技术属性】
技术研发人员：许静，闫江，陈邦民，唐波，王红丽，唐兆云，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11