移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，解决移位寄存器单元中用于使得下拉节点拉高的晶体管长时间处于开启状态的问题。该移位寄存器单元包括上拉控制模块、复位模块、上拉模块、下拉控制模块、下拉模块。其中，下拉控制模块用于在上拉节点的控制下，将下拉节点的电位下拉至第二电压端，或者，用于对第三电压端的电压进行存储，并在第三电压端和第二电压端的控制下，将第三电压端的电压输出至下拉节点或将存储的电压释放至下拉节点。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
技术介绍
显示器，例如TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管-液晶显示器)内设置有阵列基板，其中，阵列基板可以划分为显示区域和位于显示区域周边的布线区域。其中周边区域内设置有用于对栅线进行逐行扫描的栅极驱动器。现有的栅极驱动器常采用GOA(GateDriveronArray，阵列基板行驱动)设计将TFT(ThinFilmTransistor，薄膜场效应晶体管)栅极开关电路集成在上述周边区域构成GOA电路，以实现窄边框设计。GOA电路包括多个移位寄存器单元，每个移位寄存器单元对应一条栅线。在移位寄存器单元的输出阶段，该移位寄存器单元可以向与其对应的栅线输出栅极扫描信号，以该栅极扫描信号为高电平为例，在非输出阶段移位寄存器单元需要被拉低至低电平，从而确保栅线能够逐行被扫描。为现有技术中，为了在上述非输出阶段，使得移位寄存器单元输出低电平，通常会在该非输出阶段保持部分晶体管一直处于开启状态，从而通过上述晶体管将高电平输出至下拉节点，以通过下拉节点对移位寄存器单元输出的信号进行拉低。然而随着显示器尺寸的不断增大，栅线数量也随之增加，因此一图像帧的时间也相应增加，所以在逐行扫描的过程中，每一条栅线在该一图像帧内的大部分时间处于上述非扫描阶段。这样一来，该移位寄存器单元中用于使得下拉节点拉高的晶体管需要长时间保持开启状态，从而导致晶体管长时间处于正向或负向偏压的状态，其特性发生衰减，寿命降低。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，解决移位寄存器单元中用于使得下拉节点拉高的晶体管长时间处于开启状态的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例提供一种移位寄存器单元，包括上拉控制模块、复位模块、上拉模块、下拉控制模块、下拉模块；所述上拉控制模块连接第一电压端、信号输入端以及上拉节点；所述上拉控制模块用于在所述信号输入端的控制下将所述第一电压端的电压输出至所述上拉节点；所述复位模块连接复位信号端、第二电压端以及所述上拉节点；所述复位模块用于在所述复位信号端的控制下，将所述上拉节点的电位下拉至所述第二电压端；所述上拉模块连接所述上拉节点、时钟信号端以及信号输出端，所述上拉模块用于在所述上拉节点的控制下，将所述时钟信号端的信号输出至所述信号输出端；所述下拉控制模块连接所述第二电压端、第三电压端、所述上拉节点以及下拉节点；所述下拉控制模块用于在所述上拉节点的控制下，将所述下拉节点的电位下拉至所述第二电压端，或者，用于对所述第三电压端的电压进行存储，并在所述第三电压端和所述第二电压端的控制下，将第三电压端的电压输出至所述下拉节点或将存储的电压释放至所述下拉节点；所述下拉模块连接所述下拉节点、所述上拉节点、所述信号输出端以及所述第二电压端；所述下拉模块用于在所述下拉节点的控制下，将所述上拉节点和所述信号输出端的电位下拉至所述第二电压端。优选的，所述下拉控制单元包括第一晶体管、第二晶体管以及第一电容；所述第一晶体管的栅极连接所述上拉节点，第一极连接所述第三电压端，第二极与所述第一电容的一端相连接；所述第一电容的另一端连接所述第二电压端；所述第二晶体管的栅极连接所述上拉节点，第一极连接所述下拉节点，第二极连接所述第二电压端；其中，所述第一晶体管为P型晶体管，第二晶体管为N型晶体管；或者，所述第一晶体管为N型晶体管，第二晶体管为P型晶体管。优选的，还包括重置模块，所述重置模块连接第四电压端、所述第二电压端以及所述信号输出端；所述重置模块用于在所述第四电压端的控制下，将所述信号输出端的电位下拉至所述第二电压端。优选的，所述上拉模块包括第三晶体管和第二电容；所述第三晶体管的栅极连接所述上拉节点，第一极连接所述时钟信号端，第二极与所述信号输出端相连接；第二电容的一端连接所述第三晶体管的栅极，另一端连接所述第三晶体管的第二极。优选的，所述上拉控制模块包括第四晶体管，所述第四晶体管的栅极连接所述信号输入端，第一极连接所述第一电压端，第二极与所述上拉节点相连接。优选的，所述复位模块包括第五晶体管，所述第五晶体管的栅极连接所述复位信号端，第一极连接所述上拉节点，第二极与所述第二电压端相连接。优选的，所述下拉模块包括第六晶体管和第七晶体管；所述第六晶体管的栅极连接所述下拉节点，第一极连接所述上拉节点，第二极与所述第二电压端相连接；所述第七晶体管的栅极连接所述下拉节点，第一极连接所述信号输出端，第二极与所述第二电压端相连接。优选的，所述重置模块包括第八晶体管，所述第八晶体管的栅极连接所述第四电压端，第一极连接所述信号输出端，第二极与所述第二电压端相连接。本专利技术实施例提供一种栅极驱动电路，包括多个级联的如上所述的任意一项移位寄存器单元，第一级移位寄存器单元的信号输入端连接起始信号端；除了第一级移位寄存器单元以外，上一级移位寄存器单元的信号输出端与下一级移位寄存器单元的信号输入端相连接；除了最后一级移位寄存器单元以外，下一级移位寄存器单元的信号输出端与上一级移位寄存器单元的复位信号端相连接；所述最后一级移位寄存器单元的复位信号端连接所述起始信号端。本专利技术实施例提供一种显示装置，包括如上所述的栅极驱动电路。本专利技术实施例提供一种用于驱动如上所述的任意一项移位寄存器单元的驱动方法，一图像帧内，所述驱动方法包括：第一阶段，在信号输入端的控制下，上拉控制模块将第一电压端的电压输出至上拉节点，对所述上拉节点进行充电；第二阶段，在所述上拉节点的控制下，上拉模块将时钟信号端的信号作为栅极扫描信号输出至信号输出端；第三阶段，在复位信号端的控制下，复位模块将所述上拉节点的电位下拉至第二电压端；下拉控制模块对第三电压端的电压进行存储，在所述第三电压端和所述第二电压端的控制下，将所述下拉控制模块将第三电压端的电压输出至所述下拉节点或将存储的电压释放至所述下拉节点；在所述下拉节点的控制下，下拉模块将所述上拉节点和所述信号输出端的电位下拉至所述第二电压端；在下一图像帧之前，所述下拉控制模块重复所述第三阶段。优选的，当所述移位寄存器单元的下拉控制模块包括第一晶体管、第一电容以及第二晶体管，且第一晶体管为P型晶体管，第二晶体管为N向晶体管时，所述下拉控制模块在所述第三阶段的驱动方法包括：在上拉节点的控制下，所述第二晶体管截止，所述第一晶体管导通；所述第三电压端通过所述第一晶体管对下拉节点进行充电；所述第三电压端的电压存储至所述第一电容，当所述第一晶体管的第一极与第二极的电压相等时，所述第一电容将存储的电压输出至所述下拉节点。优选的，当所述移位寄存器单元包括重置模块时，在所述第一阶段，所述方法还包括：在第四电压端的控制下，所述重置模块将所述信号输出端的电位下拉至所述第二电压端。本专利技术实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。该移位寄存器单元包括上拉控制模块、复位模块、上拉模块、下拉控制模块、下拉模块。其中，上拉控制模块连接第一电压端、信号输入端以及上拉节点。上拉控制模块用于在信号输入端的控制下将第一电压端的电压输出至上拉节点。复本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括上拉控制模块、复位模块、上拉模块、下拉控制模块、下拉模块；所述上拉控制模块连接第一电压端、信号输入端以及上拉节点；所述上拉控制模块用于在所述信号输入端的控制下将所述第一电压端的电压输出至所述上拉节点；所述复位模块连接复位信号端、第二电压端以及所述上拉节点；所述复位模块用于在所述复位信号端的控制下，将所述上拉节点的电位下拉至所述第二电压端；所述上拉模块连接所述上拉节点、时钟信号端以及信号输出端，所述上拉模块用于在所述上拉节点的控制下，将所述时钟信号端的信号输出至所述信号输出端；所述下拉控制模块连接所述第二电压端、第三电压端、所述上拉节点以及下拉节点；所述下拉控制模块用于在所述上拉节点的控制下，将所述下拉节点的电位下拉至所述第二电压端，或者，用于对所述第三电压端的电压进行存储，并在所述第三电压端和所述第二电压端的控制下，将第三电压端的电压输出至所述下拉节点或将存储的电压释放至所述下拉节点；所述下拉模块连接所述下拉节点、所述上拉节点、所述信号输出端以及所述第二电压端；所述下拉模块用于在所述下拉节点的控制下，将所述上拉节点和所述信号输出端的电位下拉至所述第二电压端。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括上拉控制模块、复位模块、上拉模块、下拉控制模块、下拉模块；所述上拉控制模块连接第一电压端、信号输入端以及上拉节点；所述上拉控制模块用于在所述信号输入端的控制下将所述第一电压端的电压输出至所述上拉节点；所述复位模块连接复位信号端、第二电压端以及所述上拉节点；所述复位模块用于在所述复位信号端的控制下，将所述上拉节点的电位下拉至所述第二电压端；所述上拉模块连接所述上拉节点、时钟信号端以及信号输出端，所述上拉模块用于在所述上拉节点的控制下，将所述时钟信号端的信号输出至所述信号输出端；所述下拉控制模块连接所述第二电压端、第三电压端、所述上拉节点以及下拉节点；所述下拉控制模块用于在所述上拉节点的控制下，将所述下拉节点的电位下拉至所述第二电压端，或者，用于对所述第三电压端的电压进行存储，并在所述第三电压端和所述第二电压端的控制下，将第三电压端的电压输出至所述下拉节点或将存储的电压释放至所述下拉节点；所述下拉模块连接所述下拉节点、所述上拉节点、所述信号输出端以及所述第二电压端；所述下拉模块用于在所述下拉节点的控制下，将所述上拉节点和所述信号输出端的电位下拉至所述第二电压端。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制单元包括第一晶体管、第二晶体管以及第一电容；所述第一晶体管的栅极连接所述上拉节点，第一极连接所述第三电压端，第二极与所述第一电容的一端相连接；所述第一电容的另一端连接所述第二电压端；所述第二晶体管的栅极连接所述上拉节点，第一极连接所述下拉节点，第二极连接所述第二电压端；其中，所述第一晶体管为P型晶体管，第二晶体管为N型晶体管；或者，所述第一晶体管为N型晶体管，第二晶体管为P型晶体管。3.根据权利要求1所述的移位寄存器单元，其特征在于，还包括重置模块，所述重置模块连接第四电压端、所述第二电压端以及所述信号输出端；所述重置模块用于在所述第四电压端的控制下，将所述信号输出端的电位下拉至所述第二电压端。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括第三晶体管和第二电容；所述第三晶体管的栅极连接所述上拉节点，第一极连接所述时钟信号端，第二极与所述信号输出端相连接；第二电容的一端连接所述第三晶体管的栅极，另一端连接所述第三晶体管的第二极。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉控制模块包括第四晶体管，所述第四晶体管的栅极连接所述信号输入端，第一极连接所述第一电压端，第二极与所述上拉节点相连接。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括第五晶体管，所述第五晶体管的栅极连接所述复位信号端，第一极连接所述上拉节点，第二极与所述第二电压端相连接。7.根据权利要求...

【专利技术属性】
技术研发人员：徐飞，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34