用于驱动谐振变换器的方法和对应设备技术

本公开涉及用于驱动谐振变换器的方法、对应设备和计算机程序产品。谐振变换器包括：初级开关电路，至少具有初级绕组和用于驱动初级绕组的初级全桥开关级以及与初级绕组串联的谐振电感器；次级谐振电路，具有磁耦合至初级绕组的次级绕组以及并联电连接至次级绕组的谐振电容器；次级整流级，并联电连接至谐振电容器；以及驱动模块。驱动模块被配置用于：在输入处接收表示跨上部开关半桥或下部开关半桥测量的电压的信号；在所述信号中检测负电压的存在；在每个循环处，将用于控制要在下一开关循环激活的上部开关半桥或下部开关半桥的开关的控制信号超前平移时间，该平移时间在每个循环减小直到满足在所述信号中不存在负电压的条件。

【技术实现步骤摘要】

本公开涉及谐振变换器。更特别地，本公开涉及用于驱动全桥谐振变换器的技术。
技术介绍
服务器和数据中心领域的功率分配正在经历连续的演进。这些电子设备的连续发展需要对其供电的电压变换器的效率的最大化，以便最小化递送相同功率所需要的功率，从而限制它们被安装在其中的环境中的热耗散并且从而限制对应冷却设备使用的功率。存在各种电压分配系统，其由市电电压供电并且将其变换成低至处理器所需要的电压VCPU的各种电压电平。当前，市电电压被变换成分配在主电源总线上的第一电压，其然后被变换成分配在中间总线上的更低的第二电压(通常为12V)，并且最后被变换成用于处理器的供电的电压VCPU。为了优化处理器上游的系统的效率，主电源总线的电压是48V。然而，一些应用需要电压从Vin＝48V到Vout＝1.2V的直接变换，而不通过用于12V总线的中间变换，用于供应CPU和DDR(双数据速率)存储器。其他应用反而需要在Vin＝54V与Vout＝12V之间的直接变换。
技术实现思路
在先前给出的场景中，因此感到需要一种用于驱动全桥谐振变换器的技术，其将实现效率的改进以及对电磁干扰的减小。这可以通过防止用于驱动全桥谐振电压变换器的设备中出现电流反向来实现。特别地，通过防止用作初级侧开关的晶体管内的二极管的接通，由于不存在由晶体管内的二极管所致的损失而获得效率的有效改进。一个或多个实施例的目的是满足以上要求。一个或多个实施例由于具有所附权利要求中给出的特性的方法而实现以上目的。本文中描述的用于驱动谐振变换器的方法，谐振变换器包括：-初级开关电路，至少具有初级绕组和初级全桥开关级，初级全桥开关级被配置用于驱动上述初级绕组以及与初级绕组串联的谐振电感器，-次级谐振电路，具有磁耦合至初级绕组的次级绕组以及并联电连接至次级绕组的谐振电容器，-次级整流级，并联电连接至谐振电容器，以及-驱动模块，被配置用于：-在输入处接收表示跨上部开关半桥或下部开关半桥测量的电压的信号，-在表示跨上述上部开关半桥或下部开关半桥测量的电压的信号中检测负电压的存在，-在每个循环处，将用于控制要在下一开关循环被激活的上部开关半桥或下部开关半桥的开关的控制信号提前平移时间，平移时间在每个循环被减小，直到满足在表示跨上述上部开关半桥或下部开关半桥测量的电压的信号中不存在负电压的条件。一个或多个实施例可以涉及对应设备以及计算机程序产品，计算机程序产品能够被加载到至少一个计算机设备的存储器中并且包括用于当产品在至少一个计算机上运行时执行上述方法的步骤的软件代码部分。如本文中所使用的，对于这样的计算机程序产品的引用被理解为等同于对包含用于控制计算机系统以便协调根据本专利技术的方法的实现的指令的计算机可读装置的引用。对“至少一个计算机设备”的引用意图强调本专利技术可以用模块和/或分布式形式来实现。权利要求形成本文中提供的一个或多个实施例的描述的组成部分。附图说明现在参考附图仅作为非限制性示例来描述一个或多个实施例，在附图中：图1示出了谐振变换器的示例；图2示出了变换器中流动的主信号的时序图；图3示出了具有突出显示的寄生电容的初级侧的等效电路；图4、5和6示出了根据延迟Tshift的选择的三个可能情况；图7示出了如何实现图6的平衡条件；图8示出了变换器中流动的主信号的时序图；图9表示驱动模块的可能实现；图10示出了在识别欠压时的电压门限的变化；以及图11、12和13示出了图示如何确定延迟Tshift的值的时序图。具体实施方式以下描述中说明一个或多个具体细节，旨在提供对作为示例的各种实施例的深度理解。可以在没有这些具体细节中的一个或多个的情况下或者使用其他方法、组成、材料等来获得这些实施例。在其他情况下，没有详细表示或描述已知的结构、材料或操作，以免模糊实施例的一些方面。本描述的上下文中对“实施例”或“一个实施例”的引用旨在表示关于该示例描述的特定的配置、结构或特性被包括在至少一个实施例中。因此，可以存在于在本描述的一处或多处的诸如“在实施例中”或者“在一个实施例中”等短语不一定指代同一示例。另外，在一个或多个实施例中，可以按照任何适当的方式组合特定的配置、结构或特性。本文中所使用的附图标记简单地为了方便而提供，因此没有定义保护范围或示例的范围。本申请的范围是全桥谐振变换器，其原理图在图1中表示。在图1中，经由晶体管来实现开关M1-M2-M3-M4-M5-M6。比如，在附图中提出和图示的实施例中，用在通/断(on/off)或开关模式使用的MOSFET(金属氧化物半导体场效应晶体管)来实现开关。在以下描述中，在晶体管在其表现为开关的操作区域中工作的范围内，术语“开关”和“晶体管”无差别地使用。MOS晶体管M1-M2-M3-M4形成全桥变换器：M2和M4被称为“高压侧功率晶体管”，而M1和M3被称为“低压侧功率晶体管”。在这种类型的变换器中，驱动初级侧的成对的MOS晶体管M1-M2和M3-M4的控制信号被平移时间Tshift＝Tres，其中Tres是网络Lres-Cres的典型谐振时间(参见图2)。由于部件Lres和Cres具有固有工艺扩展，所以通常，平移时间Tshift被选择为大于时间Tresmax(Tshift>Tresmax)，其中Tresmax是在考虑到部件Cres和Lres的工艺扩展的最差情况的情况下获得的最大谐振周期。图2中表示在节点PHX和PHY上获得的信号，节点PHX和PHY以下统称为“节点PHASE”，并且图2中表示在电感器Lres中并且因此在活动的MOS晶体管中流动的电流。如图2中所图示的，可见，在低压侧晶体管M1和M3均在接通(低电平处的PHX和PHY，对应于0V)或者高压侧晶体管M2和M4均接通(高电平处的PHX和PHY，对应于Vin)的阶段，电流恒定并且是很小的值。这些值用Istop来表示。相反，在对角晶体管接通的情况下，即节点PHX在高电平，对应于Vin(PHX＝Vin)并且节点PHY在低电平，对应于0V(PHY＝0V)(即当晶体管M2和M3接通时)，或者节点PHY在高电平，对应于Vin(PHY＝Vin)并且节点PHX在低电平，对应于0V(PHX＝0V)(即当晶体管M3和M1接通时)，电流在次级侧的开关M5和M6闭合时线性增加并且在次级侧的开关M5或M6之一断开时由于网络Lres-Cres的谐振而呈现正弦波形。应当注意，平移时间Tshift的值设置得越大，停止电流Istop的绝对值越大。在这一分析中，另外应当考虑到，成对的MOS晶体管M1-M2和M3-M4必须从不同时接通以防止在Vin与接地之间建立直接的电路路径，从而引起对MOS晶体管本身的破坏。换言之，在一个半桥(上部对M1-M2或者下部对M3-M4)内必须有用死区时间(DEADTIME)表示的时间，其在高压侧功率晶体管的断开与低压侧功率晶体管的接通之间过去，反之亦然。在时段DEADTIME期间，生成先前所见谐振的次级谐振，其涉及MOS晶体管的漏极与源极端子之间的寄生电容Coss以及电感器Lres：这一方面在图3中表示。特别地，上部半桥的高压侧晶体管M2由信号PWMX来驱动，而低压侧晶体管M1由否定信号PWMX_neg来驱动。同样，下部半桥的高压侧晶体管M4由信号PWMY来驱动，而低本文档来自技高网...

【技术保护点】
一种用于驱动谐振变换器的方法，所述谐振变换器包括：‑初级开关电路，至少具有初级绕组和被配置用于驱动所述初级绕组的初级全桥开关级(M1，M2，M3，M4)以及与所述初级绕组串联的谐振电感器(Lres)，‑次级谐振电路，具有磁耦合至所述初级绕组的次级绕组以及并联电连接至所述次级绕组的谐振电容器(Cres)，‑次级整流级，并联电连接至所述谐振电容器(Cres)，以及‑驱动模块，被配置用于：‑在输入处接收表示跨上部开关半桥(M1，M2)或下部开关半桥(M3，M4)测量的电压的信号(PHX，PHY)，‑在表示跨所述上部开关半桥(M1，M2)或下部开关半桥(M3，M4)测量的电压的所述信号(PHX，PHY)中测量负电压的存在，‑在每个循环处，将用于控制要在下一开关循环激活的所述下部开关半桥(M3，M4)或上部开关半桥(M1，M2)的开关的控制信号(PWMY_OUT，PWMX_OUT)超前(Tshift_nom)平移时间(Tshift)，所述平移时间(Tshift)在每个循环减小(δtshift)，直到(Tshift_targ)满足在表示跨所述上部开关半桥(M1，M2)或下部开关半桥(M3，M4)测量的电压的所述信号(PHX，PHY)中不存在负电压的条件。...

【技术特征摘要】
2015.10.01 IT 1020150000573061.一种用于驱动谐振变换器的方法，所述谐振变换器包括：-初级开关电路，至少具有初级绕组和被配置用于驱动所述初级绕组的初级全桥开关级(M1，M2，M3，M4)以及与所述初级绕组串联的谐振电感器(Lres)，-次级谐振电路，具有磁耦合至所述初级绕组的次级绕组以及并联电连接至所述次级绕组的谐振电容器(Cres)，-次级整流级，并联电连接至所述谐振电容器(Cres)，以及-驱动模块，被配置用于：-在输入处接收表示跨上部开关半桥(M1，M2)或下部开关半桥(M3，M4)测量的电压的信号(PHX，PHY)，-在表示跨所述上部开关半桥(M1，M2)或下部开关半桥(M3，M4)测量的电压的所述信号(PHX，PHY)中测量负电压的存在，-在每个循环处，将用于控制要在下一开关循环激活的所述下部开关半桥(M3，M4)或上部开关半桥(M1，M2)的开关的控制信号(PWMY_OUT，PWMX_OUT)超前(Tshift_nom)平移时间(Tshift)，所述平移时间(Tshift)在每个循环减小(δtshift)，直到(Tshift_targ)满足在表示跨所述上部开关半桥(M1，M2)或下部开关半桥(M3，M4)测量的电压的所述信号(PHX，PHY)中不存在负电压的条件。2.根据权利要求1所述的方法，其中在满足在表示跨所述上部开关半桥(M1，M2)或下部开关半桥(M3，M4)测量的电压的所述信号(PHX，PHY)中不存在负电压的条件的循环之后的循环中，将用于控制所述下部开关半桥(M3，M4)或上部开关半桥(M1，M2)的开关的控制信号(PWMY_OUT，PWMX_OUT)延迟小的量(δ)，直到检测到在表示跨所述上部开关半桥(M1，M2)或下部开关半桥(M3，M4)测量的电压的所述信号(PHX，PHY)中存在新的负电
\t压。3.根据权利要求1或权利要求2所述的方法，其中所述平移时间(Tshift_nom)初始被选择为长于由所述谐振电感器和所述谐振电容器(Lres，Cres)形成的网络的最大谐振时间(Tresm...

【专利技术属性】
技术研发人员：L·特雷维桑，M·皮卡，R·卡杜，C·波尔塔，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利;IT