一种基于SOI工艺的电池管理芯片电路制造技术

本发明专利技术提供一种基于SOI工艺的电池管理芯片电路，所述电池管理芯片电路包括高压多路选通器MUX、电压基准电路、Sigma-delta ADC（包括模拟调制器以及数字滤波器）、SPI通讯电路、以及功能控制电路与电压值寄存器。所述电池管理芯片电路为基于SOI高压工艺集成，尤其是所述电池管理芯片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元。另外，本发明专利技术重点突出了高压多路选通器MUX与Sigma-delta ADC的接口电路-斩波电路的设计，以阐述本发明专利技术采用SOI工艺设计与流片时会带来电路设计难度降低以及版图面积减小等诸多优势。

【技术实现步骤摘要】

本专利技术涉及一种电池管理芯片电路，特别是涉及一种基于SOI工艺的电池管理芯片电路。
技术介绍
电动车未来将以锂电池为主要动力驱动来源，BMS(BatteryManagementSystem)电池管理系统是用来保障锂电池正常工作的关键部分，主要包括电池电压转换与量测电路、电池平衡驱动电路、开关驱动电路、电流量测、通讯电路，以及相应的后端数据处理模块。常见的BMS原理框图如图1所示。由于BMS一般会涉及到高电压(0-60V)领域，该芯片的设计以及制造对半导体工艺有着相当高的要求。当前，市场上的BMS芯片的设计以及制造多采用高压BCD工艺，BCD工艺的各个集成电路器件单元采用硅衬底制备，器件单元间采用PN结隔离高压，图2所示为BCD工艺中一高压器件剖面图。该高压器件在高压集成电路设计中对器件各个端口电压要求非常严格，一般而言，包括：1)PSUB端需要接GND电压；2)LDWELL端需要接高压(但是电压不能高出LDWELL与PSUB间的最大隔离电压值)；3)BULK端电压不能高于LDWELL，但也不能低于该PN结的反向隔离电压最大值；4)SOURCE端、DRAIN端、GATE端可视为悬浮于高压阱内的普通MOS器件。根据上述介绍可知，BCD工艺中该类器件为6端器件。在电路设计中对各个端口电压要求极其严格，尤其是LDWELL与BULK两个端口为普通工艺所不常用，在芯片设计中需要认真考虑电压值，一旦考虑不周，抑或是仿真文件存在缺陷，仿真软件不会报错，芯片流片之后，就会存在高压漏电甚至击穿问题。这对于集成电路流片的高成本而言是难以接受的。基于以上所述，提供一种隔离性能好、器件端口较少的BMS设计与制造工艺实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于SOI工艺的电池管理芯片电路，用于解决现有技术中电池管理芯片电路隔离性能较差，端口较多，结构复杂的问题。为实现上述目的及其他相关目的，本专利技术提供一种基于SOI工艺的电池管理芯片电路，所述电池管理芯片电路基于SOI高压工艺集成。作为本专利技术的基于SOI工艺的电池管理芯片电路的一种优选方案，所述电池管理芯片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元。作为本专利技术的基于SOI工艺的电池管理芯片电路的一种优选方案，所述基于SOI工艺的MOS器件单元包括：SOI衬底，包括硅衬底、绝缘层以及顶层硅；所述顶层硅中形成有NMOS器件或/及PMOS器件；所述NMOS器件形成于所述顶层硅的P阱区域，包括N+型源区、N+型漏区、栅极结构、P+型体区，所述P+型体区与N+型源区之间采用浅沟道结构隔离；所述PMOS器件形成于所述顶层硅的N阱区域，包括P+型源区、P+型漏区、栅极结构、N+型体区，所述N+型体区与P+型源区之间采用浅沟道结构隔离。进一步地，所述基于SOI工艺的MOS器件单元包括NMOS器件及PMOS器件，且所述NMOS器件及PMOS器件之间采用浅沟道结构隔离。作为本专利技术的基于SOI工艺的电池管理芯片电路的一种优选方案，所述NMOS器件包括分别对应于N+型源区、N+型漏区、栅极结构、P+型体区的4个引出端。作为本专利技术的基于SOI工艺的电池管理芯片电路的一种优选方案，所述PMOS器件包括分别对应于P+型源区、P+型漏区、栅极结构、N+型体区的4个引出端。作为本专利技术的基于SOI工艺的电池管理芯片电路的一种优选方案，所述基于SOI工艺的MOS器件单元之间采用深沟槽结构隔离，所述深沟槽结构包括至少贯穿所述顶层硅的深沟槽以及填充于所述深沟槽内的绝缘材料。作为本专利技术的基于SOI工艺的电池管理芯片电路的一种优选方案，所述电池管理芯片电路的工作电压为0～60V。作为本专利技术的基于SOI工艺的电池管理芯片电路的一种优选方案，所述电池管理芯片电路包括模拟调制器输入的接口电路，所述接口电路包括：基于SOI工艺集成的第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一二极管、第二二极管、第一电容以及第二电容，其中，所述第一MOS管、第二MOS管、第三MOS管、第四MOS管的源端与第一二极管、第二二极管的正极相连，并与输入电压相连，所述第一MOS管的栅极、第四MOS管的栅极以及第三MOS管的漏极与第一二极管的负极以及第一电容的负极相连，所述第二MOS管、第三MOS管的栅极以及第四MOS管的漏极与第二二极管的负极以及第二电容的负极相连，所述第一电容及第二电容的正极分别连接非交叠互补时钟信号；所述第一MOS管及第二MOS管的漏极分别作为电路的输出端。如上所述，本专利技术的基于SOI工艺的电池管理芯片电路，具有以下有益效果：1)BCD工艺对称型高压MOS为六端器件，相应的SOI高压器件为4端器件，减小了芯片设计的难度以及风险，降低了版图设计的布线难度。2)SOI工艺中深沟槽(TRENCH)结构用于隔离版图上的各个单元，TRENCH为绝缘层耐压能力强，相对于BCD工艺中PN结隔离要占用更小的芯片面积。3)SOI中TRENCH隔离不存在BCD工艺中PN结隔离的漏电流，减小芯片的功耗。4)此外，SOI本身还固有的一些优势包括：耐高温、抗闩锁，提高芯片的可靠性及稳定性；SOI器件能有效减少器件之间的串扰，具有一定的抗辐照性能，可以应用于更高频领域，使芯片具有更广的应用领域。附图说明图1显示为电池管理芯片电路的结构框图。图2显示为现有技术中基于BCD工艺制备的高压器件的结构示意图。图3显示为本专利技术的基于SOI工艺的MOS器件单元的结构示意图。图4显示为本专利技术的模拟调制器输入的接口电路的电路结构示意图。图5显示为本专利技术的模拟调制器输入的接口电路的仿真结果示意图。元件标号说明101硅衬底102绝缘层103P阱区域104N+型源区105N+型漏区106栅极结构107P+型体区108浅沟道结构109N阱区域110P+型源区111P+型漏区112栅极结构113N+型体区具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1及图3～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图示中仅显示与本专利技术中有本文档来自技高网...

【技术保护点】
一种基于SOI工艺的电池管理芯片电路，其特征在于，所述电池管理芯片电路基于SOI高压工艺集成。

【技术特征摘要】
1.一种基于SOI工艺的电池管理芯片电路，其特征在于，所述电池管理芯片电路基于SOI
高压工艺集成。
2.根据权利要求1所述的基于SOI工艺的电池管理芯片电路，其特征在于：所述电池管理芯
片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元。
3.根据权利要求2所述的基于SOI工艺的电池管理芯片电路，其特征在于：所述基于SOI
工艺的MOS器件单元包括：
SOI衬底，包括硅衬底、绝缘层以及顶层硅；所述顶层硅中形成有NMOS器件或/及
PMOS器件；
所述NMOS器件形成于所述顶层硅的P阱区域，包括N+型源区、N+型漏区、栅极
结构、P+型体区，所述P+型体区与N+型源区之间采用浅沟道结构隔离；
所述PMOS器件形成于所述顶层硅的N阱区域，包括P+型源区、P+型漏区、栅极
结构、N+型体区，所述N+型体区与P+型源区之间采用浅沟道结构隔离。
4.根据权利要求3所述的基于SOI工艺的电池管理芯片电路，其特征在于：所述基于SOI
工艺的MOS器件单元包括NMOS器件及PMOS器件，且所述NMOS器件及PMOS器件
之间采用浅沟道结构隔离。
5.根据权利要求3所述的基于SOI工艺的电池管理芯片电路，其特征在于：所述NMOS器
件包括分别对应于N+型源区、N+型漏区、栅极结构、P+型体区的4个引出端。
6.根据权利要求3所述的基于SOI工艺的电池管理芯...

【专利技术属性】
技术研发人员：程新红，李新昌，吴忠昊，徐大伟，羊志强，俞跃辉，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31