一种无需电流采样电阻的开关型锂电池充电电路及芯片制造技术

本实用新型专利技术适用于锂电池充电电路领域，提供一种无需电流采样电阻的开关型锂电池充电电路及芯片。本实用新型专利技术通过在传统的开关型锂电池充电电路中额外设置一个预判电路和一个采样保持电路，使逻辑控制电路在开关电路的导通时段的0.5倍时刻触发预判电路向采样保持电路发送一个上升沿信号，触发采样保持电路对电流采样电路输出的采样电压信号进行采样和保持并输出一个电流信号，并通过基准电流采样信号放大电路将所述电流信号转换为电压信号后与基准电压进行比较产生误差电压，使逻辑控制电路能够根据所述误差电压调整开关电路的导通时间的占空比，以实现在不需要采样电阻的情况下控制开关电路对锂电池进行恒流充电。

Switch type lithium battery charging circuit and chip without current sampling resistance

The utility model is suitable for the lithium battery charging circuit field, and provides a switch type lithium battery charging circuit and a chip without a current sampling resistance. The utility model through the switch type lithium battery charging circuit in traditional additionally provided a pre judgment circuit and a sampling circuit, 0.5 times the time make the logic control circuit in switch circuit turn-on time trigger circuit to predict the sample and hold circuit to send a signal to trigger the rise, sampling and holding and the output of a current signal sampling circuit sampling circuit output voltage signal to keep the current, and the reference current sampling signal amplifying circuit converts the current signal into a voltage signal after comparing with the reference voltage generated error voltage, the logic control circuit according to the error voltage adjusting switch circuit turn-on time the duty cycle to achieve constant current charging of lithium battery in the case does not require the sampling resistor control switch circuit.

【技术实现步骤摘要】

本技术属于锂电池充电电路领域，尤其涉及一种无需电流采样电阻的开关型锂电池充电电路及芯片。
技术介绍
随着智能手机、平板电脑等移动通讯设备的不断普及，公众对于这些移动通讯设备的续航能力要求也越来越高。锂电池以其体积小、能量密度高、无记忆性等优点成为移动通讯设备的首选供电电池。目前，通常采用恒流开关充电电路对锂电池进行充电，然而，现有的恒流开关充电电路需要通过一个阻值精度非常高的采样电阻对锂电池的充电电流进行监控，该采样电阻成本较高，增加了依靠锂电池供电的电子设备整体的硬件成本且降低了充电效率。
技术实现思路
本技术的目的在于提供一种无需电流采样电阻的开关型锂电池充电电路，旨在解决现有的恒流开关充电电路需要通过一个阻值精度非常高的采样电阻对锂电池的充电电流进行监控，该采样电阻成本较高，增加了依靠锂电池供电的电子设备整体的硬件成本且降低了充电效率的问题。本技术是这样实现的，一种无需电流采样电阻的开关型锂电池充电电路，所述开关型锂电池充电电路包括开关电路、电流采样电路、电感L、电流转电压电路、预判电路、采样保持电路、基准电流采样信号放大电路、恒流恒压切换电路、PWM比较器、逻辑控制电路、基准电压采样信号放大电路和补偿电路；所述开关电路的输入端和所述电流采样电路的第一输入端共接于外部电源，所述开关电路的输出端与所述电流采样电路的第二输入端共接于电感L的一端，电感L的另一端接锂电池的正极；所述电流采样电路的输出端接所述电流电压转换电路的输入端；所述电流电压转换电路的输出端接所述采样保持电路的输入端；所述采样保持电路的输出端接所述基准电流采样信号放大电路的第一输入端，所述采样保持电路的第一逻辑信号输入端接所述预判电路的逻辑信号输出端，所述采样保持电路的第二逻辑信号输入端与所述预判电路的逻辑信号输入端共接于所述逻辑控制电路的逻辑信号输出端，所述采样保持电路的使能输入端与所述预判电路的使能输入端共接于所述逻辑控制电路的使能输出端；所述预判电路的输入端接外部电源，所述预判电路的输出端接锂电池的正极，所述预判电路的基准电压输入端输入基准电压；所述基准电流采样信号放大电路的第二输入端接外部电源以产生基准电压，所述基准电流采样信号放大电路的输出端接所述恒流恒压切换电路的第一输入端；所述基准电压采样信号放大电路的第一输入端接外部电源以产生基准电压，所述基准电压采样信号放大电路的第二输入端接所述锂电池的正极，所述基准电压采样信号放大电路的输出端接所述恒压恒流切换电路的第二输入端；所述恒流恒压切换电路的输出端接所述PWM比较器的正输入端，所述PWM比较器的负输入端接所述补偿电路；所述PWM比较器的输出单接所述逻辑控制电路的输入端，所述逻辑控制电路的输出端接所述开关电路的受控端；在所述开关电路导通时，所述电流采样电路采样流入所述电感L的采样电流信号，所述电流转电压电路将所述采样电流信号转换成采样电压信号发送给所述采样保持电路；在所述开关电路的导通时段的0.5倍时刻，所述逻辑控制电路触发所述预判电路向所述采样保持电路发送一个上升沿信号，使所述采样保持电路对所述采样电压信号进行采样和保持并输出一个电流信号给所述基准电流采样信号放大电路；所述基准电流采样信号放大电路将所述电流信号转换为电压信号与所述基准电压进行比较后产生误差电压，所述误差电压经所述恒流恒压切换电路和PWM比较器传递至所述逻辑控制电路，所述逻辑控制电路根据所述误差电压调整所述开关电路的导通时间的占空比，以控制所述开关电路输出恒定的充电电流给所述锂电池的充电。优选的，所述预判电路包括第一逻辑器、非门NOT1、非门NOT2、或非门NOR1、第一放大器、第二放大器、第三放大器、PMOS管Q1～Q5、NMOS管Q6～Q11、电阻R1～R6和电容C1；所述第一逻辑器的信号输入端接外部电源，所述第一逻辑器的时钟信号端为所述预判电路的逻辑信号输入端，所述第一逻辑器的信号输出端接非门NOT1的输入端，所述第一逻辑器的使能端接或非门NOR1的输出端；非门NOT1的输出端、PMOS管Q1的栅极和NMOS管Q6的栅极共接；PMOS管Q1的源极、PMOS管Q2的漏极和NMOS管Q7的漏极共接，PMOS管Q1的漏极与NMOS管Q6的漏极共接后分别与电容C1的正极和第一放大器的正向输入端连接，电容C1的负极接模拟地；NMOS管Q6的源极接NMOS管Q8的漏极；PMOS管Q2的栅极、PMOS管Q3的栅极、PMOS管Q3的漏极和NMOS管Q9的漏极共接，PMOS管Q2的源极和PMOS管Q3的源极共接于外部电源；NMOS管Q7的栅极、NMOS管Q8的栅极、NMOS管Q10的栅极和PMOS管Q4的漏极共接，NMOS管Q7的源极、NMOS管Q8的源极和NMOS管Q10的源极均接模拟地；NMOS管Q9的栅极接第二放大器的输出端，NMOS管Q9的源极与第二放大器的反向输入端和电阻R1的一端共接，电阻R1的另一端接模拟地；PMOS管Q4的栅极、PMOS管Q5的栅极、PMOS管Q5的漏极和NMOS管Q11的漏极共接，PMOS管Q4的源极和PMOS管Q5的源极共接于外部电源；NMOS管Q11的栅极接第三放大器的输出端，NMOS管Q11的源极、第三放大器的反相输入端和电阻R2的一端共接，电阻R2的另一端接模拟地；或非门NOR1的第一输入端接非门NOT2的输出端，或非门NOR1的第二输入端与第一放大器的输出端共接构成所述预判电路的逻辑信号输出端，非门NOT2的输入端为所述预判电路的使能输入端；第一放大器的反向输入端为所述预判电路的基准电压输入端；第二放大器的正向输入端与电阻R3的一端和电阻R4的一端共接，电阻R3的另一端为所述预判电路的输入端，电阻R4的另一端接地，其中，电阻R3和电阻R4的阻值相等；第三放大器的正向输入端与电阻R5的一端和电阻R6的一端共接，电阻R5的另一端为所述预判电路的输出端，电阻R6的另一端接地，其中，电阻R6的阻值为电阻R5的阻值的三倍；在所述开关电路的导通时段的0.5倍时刻之后到所述开关电路导通之前，所述预判电路的输出端输出电流使电容C1放电，电容C1的初始电压等于所述基准电压；在所述开关电路的导通开始时刻到所述开关电路的导通时段的0.5倍时刻之前，所述预判电路的输入端输入电流给电容C1充电；当电容C1充电后，其电容电压重新等于所述基准电压时，所述预判电路判定此时为所述开关电路的导通时段的0.5倍时刻，其逻辑信号输出端向所述采样保持电路发送一个上升沿信号。优选的，所述采样保持电路包括第二逻辑器、非门NOT3～NOT8、与门AND1、反相施密特触发器ST1、反相施密特触发器ST2、或非门NOR2、与非门NAND1、电阻R7、电阻R8、电容C2～C5、PMOS管Q12、PMOS管Q13、NMOS管Q14～Q16、开关S1和开关S2；第二逻辑器的信号输入端接外部电源，第二逻辑器的信号输出端、非门NOT3的输入端、PMOS管Q12的栅极、NMOS管Q14的栅极和与门AND1的第一输入端共接，第二逻辑器的时钟信号端为所述采样保持电路的第一逻辑信号输入端，第二逻辑器的使能端接或非门NOR2的输出端，非门NOT3的输出端构成所述采样保持电路的采样控制端；PMOS管Q12的源极接外部电源本文档来自技高网...

【技术保护点】
一种无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述开关型锂电池充电电路包括开关电路、电流采样电路、电感L、电流转电压电路、预判电路、采样保持电路、基准电流采样信号放大电路、恒流恒压切换电路、PWM比较器、逻辑控制电路、基准电压采样信号放大电路和补偿电路；所述开关电路的输入端和所述电流采样电路的第一输入端共接于外部电源，所述开关电路的输出端与所述电流采样电路的第二输入端共接于电感L的一端，电感L的另一端接锂电池的正极；所述电流采样电路的输出端接所述电流电压转换电路的输入端；所述电流电压转换电路的输出端接所述采样保持电路的输入端；所述采样保持电路的输出端接所述基准电流采样信号放大电路的第一输入端，所述采样保持电路的第一逻辑信号输入端接所述预判电路的逻辑信号输出端，所述采样保持电路的第二逻辑信号输入端与所述预判电路的逻辑信号输入端共接于所述逻辑控制电路的逻辑信号输出端，所述采样保持电路的使能输入端与所述预判电路的使能输入端共接于所述逻辑控制电路的使能输出端；所述预判电路的输入端接外部电源，所述预判电路的输出端接锂电池的正极，所述预判电路的基准电压输入端输入基准电压；所述基准电流采样信号放大电路的第二输入端接外部电源以产生基准电压，所述基准电流采样信号放大电路的输出端接所述恒流恒压切换电路的第一输入端；所述基准电压采样信号放大电路的第一输入端接外部电源以产生基准电压，所述基准电压采样信号放大电路的第二输入端接所述锂电池的正极，所述基准电压采样信号放大电路的输出端接所述恒压恒流切换电路的第二输入端；所述恒流恒压切换电路的输出端接所述PWM比较器的正输入端，所述PWM比较器的负输入端接所述补偿电路；所述PWM比较器的输出单接所述逻辑控制电路的输入端，所述逻辑控制电路的输出端接所述开关电路的受控端；在所述开关电路导通时，所述电流采样电路采样流入所述电感L的采样电流信号，所述电流转电压电路将所述采样电流信号转换成采样电压信号发送给所述采样保持电路；在所述开关电路的导通时段的0.5倍时刻，所述逻辑控制电路触发所述预判电路向所述采样保持电路发送一个上升沿信号，使所述采样保持电路对所述采样电压信号进行采样和保持并输出一个电流信号给所述基准电流采样信号放大电路；所述基准电流采样信号放大电路将所述电流信号转换为电压信号与所述基准电压进行比较后产生误差电压，所述误差电压经所述恒流恒压切换电路和PWM比较器传递至所述逻辑控制电路，所述逻辑控制电路根据所述误差电压调整所述开关电路的导通时间的占空比，以控制所述开关电路输出恒定的充电电流给所述锂电池的充电。...

【技术特征摘要】
1.一种无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述开关型锂电池充电电路包括开关电路、电流采样电路、电感L、电流转电压电路、预判电路、采样保持电路、基准电流采样信号放大电路、恒流恒压切换电路、PWM比较器、逻辑控制电路、基准电压采样信号放大电路和补偿电路；所述开关电路的输入端和所述电流采样电路的第一输入端共接于外部电源，所述开关电路的输出端与所述电流采样电路的第二输入端共接于电感L的一端，电感L的另一端接锂电池的正极；所述电流采样电路的输出端接所述电流电压转换电路的输入端；所述电流电压转换电路的输出端接所述采样保持电路的输入端；所述采样保持电路的输出端接所述基准电流采样信号放大电路的第一输入端，所述采样保持电路的第一逻辑信号输入端接所述预判电路的逻辑信号输出端，所述采样保持电路的第二逻辑信号输入端与所述预判电路的逻辑信号输入端共接于所述逻辑控制电路的逻辑信号输出端，所述采样保持电路的使能输入端与所述预判电路的使能输入端共接于所述逻辑控制电路的使能输出端；所述预判电路的输入端接外部电源，所述预判电路的输出端接锂电池的正极，所述预判电路的基准电压输入端输入基准电压；所述基准电流采样信号放大电路的第二输入端接外部电源以产生基准电压，所述基准电流采样信号放大电路的输出端接所述恒流恒压切换电路的第一输入端；所述基准电压采样信号放大电路的第一输入端接外部电源以产生基准电压，所述基准电压采样信号放大电路的第二输入端接所述锂电池的正极，所述基准电压采样信号放大电路的输出端接所述恒压恒流切换电路的第二输入端；所述恒流恒压切换电路的输出端接所述PWM比较器的正输入端，所述PWM比较器的负输入端接所述补偿电路；所述PWM比较器的输出单接所述逻辑控制电路的输入端，所述逻辑控制电路的输出端接所述开关电路的受控端；在所述开关电路导通时，所述电流采样电路采样流入所述电感L的采样电流信号，所述电流转电压电路将所述采样电流信号转换成采样电压信号发送给所述采样保持电路；在所述开关电路的导通时段的0.5倍时刻，所述逻辑控制电路触发所述预判电路向所述采样保持电路发送一个上升沿信号，使所述采样保持电路对所述采样电压信号进行采样和保持并输出一个电流信号给所述基准电流采样信号放大电路；所述基准电流采样信号放大电路将所述电流信号转换为电压信号与所述基准电压进行比较后产生误差电压，所述误差电压经所述恒流恒压切换电路和PWM比较器传递至所述逻辑控制电路，所述逻辑控制电路根据所述误差电压调整所述开关电路的导通时间的占空比，以控制所述开关电路输出恒定的充电电流给所述锂电池的充电。2.如权利要求1所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述预判电路包括第一逻辑器、非门NOT1、非门NOT2、或非门NOR1、第一放大器、第二放大器、第三放大器、PMOS管Q1～Q5、NMOS管Q6～Q11、电阻R1～R6和电容C1；所述第一逻辑器的信号输入端接外部电源，所述第一逻辑器的时钟信号端为所述预判电路的逻辑信号输入端，所述第一逻辑器的信号输出端接非门NOT1的输入端，所述第一逻辑器的使能端接或非门NOR1的输出端；非门NOT1的输出端、PMOS管Q1的栅极和NMOS管Q6的栅极共接；PMOS管Q1的源极、PMOS管Q2的漏极和NMOS管Q7的漏极共接，PMOS管Q1的漏极与NMOS管Q6的漏极共接后分别与电容C1的正极和第一放大器的正向输入端连接，电容C1的负极接模拟地；NMOS管Q6的源极接NMOS管Q8的漏极；PMOS管Q2的栅极、PMOS管Q3的栅极、PMOS管Q3的漏极和NMOS管Q9的漏极共接，PMOS管Q2的源极和PMOS管Q3的源极共接于外部电源；NMOS管Q7的栅极、NMOS管Q8的栅极、NMOS管Q10的栅极和PMOS管Q4的漏极共接，NMOS管Q7的源极、NMOS管Q8的源极和NMOS管Q10的源极均接模拟地；NMOS管Q9的栅极接第二放大器的输出端，NMOS管Q9的源极与第二放大器的反向输入端和电阻R1的一端共接，电阻R1的另一端接模拟地；PMOS管Q4的栅极、PMOS管Q5的栅极、PMOS管Q5的漏极和NMOS管Q11的漏极共接，PMOS管Q4的源极和PMOS管Q5的源极共接于外部电源；NMOS管Q11的栅极接第三放大器的输出端，NMOS管Q11的源极、第三放大器的反相输入端和电阻R2的一端共接，电阻R2的另一端接模拟地；或非门NOR1的第一输入端接非门NOT2的输出端，或非门NOR1的第二输入端与第一放大器的输出端共接构成所述预判电路的逻辑信号输出端，非门NOT2的输入端为所述预判电路的使能输入端；第一放大器的反向输入端为所述预判电路的基准电压输入端；第二放大器的正向输入端与电阻R3的一端和电阻R4的一端共接，电阻R3的另一端为所述预判电路的输入端，电阻R4的另一端接地，其中，电阻R3和电阻R4的阻值相等；第三放大器的正向输入端与电阻R5的一端和电阻R6的一端共接，电阻R5的另一端为所述预判电路的输出端，电阻R6的另一端接地，其中，电阻R6的阻值为电阻R5的阻值的三倍；在所述开关电路的导通时段的0.5倍时刻之后到所述开关电路导通之前，所述预判电路的输出端输出电流使电容C1放电，电容C1的初始电压等于所述基准电压；在所述开关电路的导通开始时刻到所述开关电路的导通时段的0.5倍时刻之前，所述预判电路的输入端输入电流给电容C1充电；当电容C1充电后，其电容电压重新等于所述基准电压时，所述预判电路判定此时为所述开关电路的导通时段的0.5倍时刻，其逻辑信号输出端向所述采样保持电路发送一个上升沿信号。3.如权利要求1所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述采样保持电路包括第二逻辑器、非门NOT3～NOT8、与门AND1、反相施密特触发器ST1、反相施密特触发器ST2、或非门NOR2、与非门NAND1、电阻R7、电阻R8、电容C2～C5、PMOS管Q12、PMOS管Q13、NMOS管Q14～Q16、开关S1和开关S2；第二逻辑器的信号输入端接外部电源，第二逻辑器的信号输出端、非门NOT3的输入端、PMOS管Q12的栅极、NMOS管Q14的栅极和与门AND1的第一输入端共接，第二逻辑器的时钟信号端为所述采样保持电路的第一逻辑信号输入端，第二逻辑器的使能端接或非门NOR2的输出端，非门NOT3...

【专利技术属性】
技术研发人员：杨敏，苏丹，秦鹏举，
申请(专利权)人：深圳市富满电子集团股份有限公司，
类型：新型
国别省市：广东;44