显示器阵列基板画素结构及其应用的显示设备制造技术

本发明专利技术为一种显示器阵列基板画素结构及其应用的显示设备，包括多个阵列排列的画素单元，每个所述画素单元均包括第一子画素、第二子画素和第四子画素，其特征在于，每个所述画素单元均更包括：一第四子画素电极，所述第四子画素电极包括第一画素电极，第二画素电极及第四画素电极，分别位于所述第四子画素的四个区域，且该第一画素电极，第二画素电极，第三画素电极及第四画素电极分别分割成至少二个补偿区，用以回馈修正至少二个补偿区的电极线宽，以改善所述第四子画素电极的狭缝变异所造成的亮度差异；以及一第一子画素电极及一第二子画素电极，分别位于所述第一子画素及第二子画素。

【技术实现步骤摘要】

本专利技术涉及一种电极设计方式，特别是涉及一种显示器阵列基板画素结构及其应用的显示设备。
技术介绍
Mura一词本来是一个日本字，随着日本的液晶显示器在世界各地发扬光大，这个字在显示器界就变成一个全世界都可以通用的文字，而Mura是指显示器亮度不均匀造成各种痕迹的现象，最简单的判断方法就是在暗室中切换到黑色画面以及其他低灰阶画面，然后从各种不同的角度仔细观察，随着各式各样的制程瑕疵，液晶显示器就有各式各样的Mura，可能是横向条纹或四十五度角条痕，可能是切得很直的方块，可能是某个角落出现一块，可能是花花的完全没有规则可言东一块西一块的痕迹。因此一般Mura皆因显示屏上亮度分布不均所造成。在垂直配向(VerticalAlignment，VA)型/平面转换(In-PlaneSwitching，IPS)型/边缘场开关(FringeFieldSwitching，FFS)型的画素设计上，画素电极一般都设计成狭缝状，其线宽的控制影响液晶效率甚钜。在一种用于显示器阵列基板画素设计的工艺中，不同颜色的子画素之间可能会产生段差。在此工艺中，子画素因为严重段差(由于平坦层的宽度落差)而导致曝光显影蚀刻工艺对ITOslit(氧化铟锡狭缝)线宽控制更难掌握，因此容易造成穿透率不稳定的问题。
技术实现思路
为了解决上述技术问题，本专利技术的目的在于，提供一种用于显示器阵列基板画素结构，不仅可以有效解决Mura问题，同时提升改善第四子画素ITOslit(氧化铟锡狭缝)变异所造成的亮度差异。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种显示器阵列基板画素结构，包括多个阵列排列的画素单元，每个所述画素单元均包括第一子画素、第二子画素和第四子画素，其特征在于，每个所述画素单元均更包括：一第四子画素电极，所述第四子画素电极包括第一画素电极，第二画素电极，第三画素电极及第四画素电极，分别位于所述第四子画素的四个区域，且该第一画素电极，第二画素电极，第三画素电极及第四画素电极分别分割成至少二个补偿区，用以回馈修正至少二个补偿区的电极线宽，以改善因所述第四子画素电极的狭缝变异而造成的亮度差异；以及一第一子画素电极及一第二子画素电极，分别位于所述第一子画素及第二子画素。本专利技术的另一目的为提供一种液晶显示面板，包括：第一基板；第二基板，与该第一基板相对设置；液晶层，设置于该第一基板与该第二基板之间；其特征在于：还包括所述的显示器阵列基板画素结构，设置于该第一基板与该第二基板之间。且更包括第一偏光片设置于该第一基板的一外表面上；以及第二偏光片设置于该第二基板的一外表面上，其中该第一偏光片与该第二偏光片的偏振方向为互相平行。本专利技术的再一目的为提供一种显示装置，包括背光模块，其特征在于：还包括所述的液晶显示面板。本专利技术解决其技术问题还可采用以下技术措施进一步实现。在本专利技术的一实施例中，所述该第一画素电极分割成三个补偿区为第一内层画素电极，第一中层画素电极及第一外层画素电极，且该第一内层画素电极，第一中层画素电极及第一外层画素电极的电极线宽分别为该第一子画素电极、第二子画素电极线宽的80％～120％。在本专利技术的一实施例中，所述该第二画素电极分割成三个补偿区为第二内层画素电极，第二中层画素电极及第二外层画素电极，且该第二内层画素电极，第二中层画素电极及第二外层画素电极的电极线宽分别为该第一子画素电极、第二子画素电极线宽的80％～120％。在本专利技术的一实施例中，所述该第三画素电极分割成三个补偿区为第三内层画素电极，第三中层画素电极及第三外层画素电极，且该第三内层画素电极，第三中层画素电极及第三外层画素电极的电极线宽分别为该第一子画素电极、第二子画素电极线宽的80％～120％。在本专利技术的一实施例中，所述该第四画素电极分割成三个补偿区为第四内层画素电极，第四中层画素电极及第四外层画素电极，且该第四内层画素电极，第四中层画素电极及第四外层画素电极的电极线宽分别为该第一子画素电极、第二子画素电极线宽的80％～120％。在本专利技术的一实施例中，所述该第二画素电极、第三画素电极及第四画素电极的电极线宽设计如同该第一画素电极。在本专利技术的一实施例中，所述该第四子画素电极画素分割形式为矩形、圆形及菱形。在本专利技术的一实施例中，更包括补偿区电极线宽形式为外缘矩形对称放射画素电极。在本专利技术的一实施例中，更包括补偿区电极线宽形式为内嵌长条矩形对称放射画素电极。在本专利技术的一实施例中，更包括补偿区电极线宽形式为外缘圆形对称放射画素电极及内嵌圆形对称放射画素电极。本专利技术的有益效果是，使针对用于显示器阵列基板画素阵列显示屏的画素改善，因此对于工艺变异较不敏感。本设计针对用于显示器阵列基板画素阵列一种新型工艺中所延伸的问题，提供一种回馈修正补偿线宽的方式，提升改善第四子画素ITOslit(氧化铟锡狭缝)变异所造成的亮度差异。附图说明图1a是本专利技术一实施例的用于显示器阵列基板画素的白色画素段差示意图。图1b是本专利技术一实施例的用于显示器阵列基板画素类型示意图。图2是本专利技术一实施例的用于显示器阵列基板画素结构具有第四子画素电极及第一子画素电极、第二子画素电极、第三子画素电极示意图。图3a是本专利技术一实施例的第四子画素电极矩形画素分割示意图。图3b是本专利技术一实施例的第四子画素电极圆形画素分割示意图。图3c是本专利技术一实施例的第四子画素电极菱形画素分割示意图。图4是本专利技术一实施例的RGB画素的电极结构的补偿电极线宽示意图。图4a是本专利技术一实施例的白色画素的电极结构的补偿电极线宽示意图。图4b是本专利技术另一实施例的白色画素的电极结构的补偿电极线宽示意图。图4c是本专利技术又一实施例的白色画素的电极结构的补偿电极线宽示意图。图4d是本专利技术再一实施例的白色画素的电极结构的补偿电极线宽示意图。图5a是本专利技术一实施例的用于显示器阵列基板画素结构的补偿区电极线宽示意图。图5b是本专利技术另一实施例的用于显示器阵列基板画素结构的补偿区电极线宽示意图。图5c是本专利技术又一实施例的用于显示器阵列基板画素结构的补偿区电极线宽示意图。图5d是本专利技术再一实施例的用于显示器阵列基板画素结构的补偿区电极线宽示意图。具体实施方式以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本专利技术不限于此。在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度。将理解的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的本文档来自技高网...

【技术保护点】
一种显示器阵列基板画素结构，包括多个阵列排列的画素单元，每个所述画素单元均包括第一子画素、第二子画素和第四子画素，其特征在于，每个所述画素单元均更包括：一第四子画素电极，所述第四子画素电极包括第一画素电极，第二画素电极，第三画素电极及第四画素电极，分别位于所述第四子画素的四个区域，且该第一画素电极，第二画素电极，第三画素电极及第四画素电极分别分割成至少二个补偿区，用以回馈修正至少二个补偿区的电极线宽，以改善所述第四子画素电极的狭缝变异所造成的亮度差异；以及一第一子画素电极及一第二子画素电极，分别位于所述第一子画素及第二子画素。

【技术特征摘要】
1.一种显示器阵列基板画素结构，包括多个阵列排列的画素单元，每个所述画素单元均包括第一子画素、第二子画素和第四子画素，其特征在于，每个所述画素单元均更包括：一第四子画素电极，所述第四子画素电极包括第一画素电极，第二画素电极，第三画素电极及第四画素电极，分别位于所述第四子画素的四个区域，且该第一画素电极，第二画素电极，第三画素电极及第四画素电极分别分割成至少二个补偿区，用以回馈修正至少二个补偿区的电极线宽，以改善所述第四子画素电极的狭缝变异所造成的亮度差异；以及一第一子画素电极及一第二子画素电极，分别位于所述第一子画素及第二子画素。2.如权利要求1所述的显示器阵列基板画素结构，其特征在于，所述该第一画素电极分割成三个补偿区为第一内层画素电极，第一中层画素电极及第一外层画素电极，且该第一内层画素电极，第一中层画素电极及第一外层画素电极的电极线宽分别为该第一子画素电极、第二子画素电极线宽的80％～120％。3.如权利要求1所述的显示器阵列基板画素结构，其特征在于，所述该第二画素电极分割成三个补偿区为第二内层画素电极，第二中层画素电极及第二外层画素电极，且该第二内层画素电极，第二中层画素电极及第二外层画素电极的电极线宽分别为该第一子画素电极、第二子画素电极线宽的80％～120％。4.如权利要求1所述的显示器阵列基板画素结构，其特征在于，所述该第三画素电极分割成三个补偿区为第三内层画素电极，第三中层画素电极及第三外层画素电极，且该第三内层画素电极，第三中层画素电极及第三外层画素电...

【专利技术属性】
技术研发人员：陈猷仁，
申请(专利权)人：惠科股份有限公司，重庆惠科金渝光电科技有限公司，
类型：发明
国别省市：广东;44