开关元件制造技术

实现具有与底部绝缘层的下端部相接的p型区域的开关元件的高耐压特性。具有配置于沟槽(18)内的底部的底部绝缘层(20)和配置于比底部绝缘层(20)靠表面侧的位置的栅极电极(24)的开关元件。半导体基板(12)具有与栅极绝缘膜(22)相接的第一n型区域(30)、与栅极绝缘膜(22)相接的第一p型区域(32)、与底部绝缘层(20)的端部相接的第二p型区域(34)、以及使第二p型区域(34)与第一p型区域(32)分离的第二n型区域(36)。从第一p型区域(32)的背面侧端部到第二p型区域(34)的表面侧端部为止的距离A与从底部绝缘层(20)的背面侧端部到第二p型区域(34)的背面侧端部为止的距离B满足A＜4B的关系。

【技术实现步骤摘要】
【国外来华专利技术】
(关联申请的相互参照)本申请是在2014年7月18日申请的日本专利申请特愿2014-147459的关联申请，主张基于该日本专利申请的优先权，将该日本专利申请所记载的所有内容作为构成本说明书的内容而引用。本说明书所公开的技术涉及开关元件。
技术介绍
在日本专利公开第2005-142243号公报(以下称作专利文献1)公开了具有沟槽型的栅极电极的MOSFET。在沟槽内的栅极电极的下侧，形成有底部绝缘层。另外，在与底部绝缘层的下端部相接的位置形成有p型的浮置区域。浮置区域通过n型的漂移区域而与p型的本体区域分离。在MOSFET截止时，耗尽层从本体区域和浮置区域双方延伸到本体区域与浮置区域之间的漂移区域。由此，本体区域与浮置区域之间的漂移区域被耗尽化，施加于栅极绝缘膜的电场被缓和。由此，可实现MOSFET的高耐压化。
技术实现思路
专利技术所要解决的课题上述的浮置区域通过向沟槽的底面注入p型杂质并之后使p型杂质扩散而形成。若此时的p型杂质的扩散距离长，则如专利文献1那样能够形成广泛地延伸到比底部绝缘层的下端部(即、沟槽的下端部)靠上侧的位置的浮置区域。然而，p型杂质有时因半导体基板的材料、p型杂质的材料而难以在半导体基板中扩散，p型杂质的扩散距离变短。若p型杂质的扩散距离短，则浮置区域中的延伸到比底部绝缘层的下端部靠上侧的位置的部分(以下称作上侧部分)变小。若上侧部分短，则本体区域与浮置区域之间的间隔变宽。另外，若上侧部分短，则耗尽层难以从浮置区域延伸到上侧。因此，若上侧部分短，则本体区域与浮置区域之间的漂移区域难以被耗尽化，MOSFET的耐压特性降低。此外，该问题也在与底部绝缘层的下端部相接的p型区域是被固定为预定电位的区域而非浮置区域的情况下发生。因此，在本说明书中，提供在沟槽的下端部具有p型区域的开关元件中、即使在上侧部分短的情况下也可实现高耐压特性的技术。用于解决技术问题的手段本说明书所公开的技术具有：半导体基板，具有表面和背面，在所述表面形成有沟槽；底部绝缘层，配置于所述沟槽内的底部；栅极绝缘膜，覆盖所述沟槽的比所述底部绝缘层靠所述表面侧的侧面；以及栅极电极，配置于所述沟槽内的比所述底部绝缘层靠所述表面侧的位置，通过所述底部绝缘层和所述栅极绝缘膜而与所述半导体基板绝缘。所述半导体基板具有：第一n型区域，与所述栅极绝缘膜相接；第一p型区域，在所述第一n型区域的所述背面侧与所述栅极绝缘膜相接；第二p型区域，与所述底部绝缘层的所述背面侧的端部相接；第二n型区域，配置于所述第一p型区域的所述背面侧，通过所述第一p型区域而与所述第一n型区域分离，与所述栅极绝缘膜和所述底部绝缘层相接，延伸到比所述第二p型区域靠近所述背面侧的位置，将所述第二p型区域与所述第一p型区域分离。从所述第一p型区域的所述背面侧的端部到所述第二p型区域的所述表面侧的端部为止的距离A与从所述底部绝缘层的所述背面侧的所述端部到所述第二p型区域的所述背面侧的端部为止的距离B满足A＜4B的关系。从所述第二p型区域的所述表面侧的所述端部到所述底部绝缘层的所述背面侧的所述端部为止的距离C比从所述第一p型区域的所述背面侧的所述端部到所述栅极电极的所述背面侧的端部为止的距离D小。此外，距离A、B、C、D是指沿着半导体基板的厚度方向计测而得到的距离。在该开关元件中，通过使耗尽层从第一p型区域以及第二p型区域向该它们之间的第二n型区域(即、距离A的部分的第二n型区域)延伸，从而抑制向栅极绝缘膜施加的电场。在该开关元件中，距离C比距离D小。若距离C小，则与距离C大的情况相比耗尽层难以从第二p型区域向第一p型区域侧延伸。然而，在该开关元件中，通过将距离B设定得长(即、满足A＜4B)，可促进耗尽层从第二p型区域向第一p型区域侧延伸。因此，即使距离C小，也能够使耗尽层从第二p型区域向第一p型区域侧广泛地延伸。此外，距离D能够通过杂质向沟槽的底面注入的深度来调整，因此即使在p型杂质难以在半导体基板中扩散的情况下，也能够增大距离D。若满足A＜4B的关系，则能够得到高耐压特性。因此，该开关元件的耐压特性高。附图说明图1是MOSFET10的纵剖视图。图2是示出MOSFET截止时的图1的直线Y的区域中的电场分布的坐标图。图3是示出距离A与第二峰值P2的关系的坐标图。图4是示出MOSFET10的制造工序的纵剖视图。图5是示出MOSFET10的制造工序的纵剖视图。具体实施方式如图1所示，实施方式的MOSFET10具有半导体基板12、表面电极14以及背面电极16。半导体基板12由SiC构成。半导体基板12具有表面12a以及位于表面12a的背侧的背面12b。表面电极14形成于表面12a。背面电极16形成于背面12b。在半导体基板12的表面12a形成有多个沟槽18。各沟槽18向与表面12a垂直的方向(半导体基板12的厚度方向)延伸。另外，各沟槽18向与图1的纸面垂直的方向较长地延伸。在各沟槽18的内部形成有底部绝缘层20、栅极绝缘膜22以及栅极电极24。底部绝缘层20配置于沟槽18的底部。底部绝缘层20无间隙地埋入沟槽18的底部。栅极绝缘膜22覆盖沟槽18的比底部绝缘层20靠上侧(表面12a侧)的侧面。栅极电极24配置于沟槽18内的比底部绝缘层20靠上侧的位置。即，在栅极电极24与沟槽18的底面之间配置有底部绝缘层20。另外，在栅极电极24与沟槽18的侧面之间配置有栅极绝缘膜22。栅极电极24通过底部绝缘层20和栅极绝缘膜22而与半导体基板12绝缘。栅极电极24的上表面被层间绝缘膜26覆盖。栅极电极24通过层间绝缘膜26而与表面电极14绝缘。在半导体基板12内形成有源极区域30、本体区域32、底部p型区域34、漂移区域36以及漏极区域38。源极区域30是n型区域。源极区域30在半导体基板12的表面12a露出。源极区域30与表面电极14电连接。更详细而言，源极区域30与表面电极14欧姆连接。另外，源极区域30与半导体基板12的表面12a附近的栅极绝缘膜22相接。本体区域32是p型区域。本体区域32具有高浓度本体区域32a和低浓度本体区域32b。高浓度本体区域32a形成于两个源极区域30之间。高浓度本体区域32a在半导体基板12的表面12a露出。高浓度本体区域32a与表面电极14电连接。更详细而言，高浓度本体区域32a与表面电极14欧姆连接。低浓度本体区域32b的p型杂质浓度比高浓度本体区域32a的p型杂质浓度低。低浓度本体区域32b与源极区域30和高浓度本体区域32a相接。低浓度本体区域32b在源极区域30的下侧(背面12b侧)与栅极绝缘膜22相接。低浓度本体区域32b的下端(即低浓度本体区域32b与漂移区域36的分界面的位置)位于比各栅极电极24的下端靠上侧的位置。漂移区域36是n型区域。漂移区域36形成于低浓度本体区域32b的下侧。漂移区域36与低浓度本体区域32b相接。漂移区域36通过低浓度本体区域32b而与源极区域30分离。漂移区域36在低浓度本体区域32b的下侧与栅极绝缘膜22以及底部绝缘层20相接。漂移区域36扩展到比底部p型区域34靠下侧的位置。底部p型区域34是p型区域，形成为与各沟槽18的底面相接。即，底部p型区域34与底部绝缘层20的下端相接。底部p型区域34的本文档来自技高网...

【技术保护点】
一种开关元件，其中，具有：半导体基板，具有表面和背面，在所述表面形成有沟槽；底部绝缘层，配置于所述沟槽内的底部；栅极绝缘膜，覆盖所述沟槽的比所述底部绝缘层靠所述表面侧的侧面；以及栅极电极，配置于所述沟槽内的比所述底部绝缘层靠所述表面侧的位置，通过所述底部绝缘层和所述栅极绝缘膜而与所述半导体基板绝缘，所述半导体基板具有：第一n型区域，与所述栅极绝缘膜相接；第一p型区域，在所述第一n型区域的所述背面侧与所述栅极绝缘膜相接；第二p型区域，与所述底部绝缘层的所述背面侧的端部相接；以及第二n型区域，配置于所述第一p型区域的所述背面侧，通过所述第一p型区域而与所述第一n型区域分离，与所述栅极绝缘膜以及所述底部绝缘层相接，延伸到比所述第二p型区域靠所述背面侧的位置，使所述第二p型区域与所述第一p型区域分离，从所述第一p型区域的所述背面侧的端部到所述第二p型区域的所述表面侧的端部为止的距离A与从所述底部绝缘层的所述背面侧的所述端部到所述第二p型区域的所述背面侧的端部为止的距离B满足A＜4B的关系，从所述第二p型区域的所述表面侧的所述端部到所述底部绝缘层的所述背面侧的所述端部为止的距离C比从所述第一p型区域的所述背面侧的所述端部到所述栅极电极的所述背面侧的端部为止的距离D小。...

【技术特征摘要】
【国外来华专利技术】2014.07.18 JP 2014-1474591.一种开关元件，其中，具有：半导体基板，具有表面和背面，在所述表面形成有沟槽；底部绝缘层，配置于所述沟槽内的底部；栅极绝缘膜，覆盖所述沟槽的比所述底部绝缘层靠所述表面侧的侧面；以及栅极电极，配置于所述沟槽内的比所述底部绝缘层靠所述表面侧的位置，通过所述底部绝缘层和所述栅极绝缘膜而与所述半导体基板绝缘，所述半导体基板具有：第一n型区域，与所述栅极绝缘膜相接；第一p型区域，在所述第一n型区域的所述背面侧与所述栅极绝缘膜相接；第二p型区域，与所述底部绝缘层的所述背面侧的端部相接；以及第二n型区域，配置于所述第一p型区域的所述背面侧，通过所...

【专利技术属性】
技术研发人员：添野明高，青井佐智子，宫原真一朗，
申请(专利权)人：丰田自动车株式会社，株式会社电装，
类型：发明
国别省市：日本;JP