整合式被动模组、半导体装置及其制作方法制造方法及图纸

本申请公开一种整合式被动模组，其包括陶瓷基板、平坦层以及薄膜积层。陶瓷基板嵌设有至少一个第一被动元件。平坦层设置于陶瓷基板之上。薄膜积层具有至少一个第二被动元件。薄膜积层设置于平坦层之上。薄膜积层与第一被动元件电性连接。本发明专利技术也提供一种半导体装置包括整合式被动模组以及至少一个主动元件。主动元件与整合式被动模组的第一被动元件及第二被动元件电性连接。

【技术实现步骤摘要】

本专利技术涉及一种整合式被动模组、半导体装置及其制作方法。
技术介绍
近来由于消费性电子产品(包括手机、笔记型计算机、数字相机、游戏机及穿戴式装置)需求大幅成长，家用数字电器产品也日渐成熟，对于被动元件的需求急速增加，在量大需求及高利润的吸引下，使全球被动元件厂商的产品发展重点，必须迎合这些电子产品的特点：轻薄短小、高速及多功能性的需求。因此传统的独立式被动元件(DiscretePassive)、阵列式被动元件(ArrayPassive)，已逐渐转变成将电感L、电容C被动元件埋入基板中，以提升其功能化，并结合3D构装技术，达到整合型构装基板的目的。在这样的市场趋势及需求下，构装技术的发展已不单纯只为了满足IC封装的需求，还须考虑到被动元件以及光电元件的需求，因此SiP(SysteminPackage)的封装技术俨然成为必然的发展趋势，基本上堆叠(Stacked)及3D构装都是SiP(SysteminPackage)的形式，SiP构装目的是为完成IC产品所需的系统性功能，在一个基板上通过堆叠或连结一种以上不同功能的构装工艺。目前SiP的发展也朝向主被动元件整合的构装方式发展，将所有主、被动元件埋入构装基板内。其中，目前大多数芯片式被动元件多是利用传统的厚膜印刷工艺制造，将被动元件材料的浆料印刷于基板上后再经过高温烧结工艺来生产，早期此工艺容易受限于网版张力、网版分辨率与浆料混合等因素影响，而出现线路尺寸偏差(线路精准度差)、浆料厚度及组成不均、图形位置偏移等现象，这些结果都将大幅影响产品生产良率与产品特性精准度，无法符合元件微小化与元件精确度的要求，目前印刷技术在设备与网版工艺技术提升下，分辨率由100μm提升至40μm，内埋元件已可实现，但要达到40μm以下精准度比较困难或者无法量产。
技术实现思路
依据本专利技术的一种整合式被动模组包括陶瓷基板、平坦层以及薄膜积层。陶瓷基板嵌设有至少一个第一被动元件。平坦层设置于陶瓷基板之上。薄膜积层具有至少一个第二被动元件。薄膜积层设置于平坦层之上。薄膜积层与第一被动元件电性连接。在一个实施例中，第一被动元件可包括电容、电感或压敏电阻。在一个实施例中，电容的电容值可小于或等于100nF，而电感的电感值可大于或等于1nH。在一个实施例中，陶瓷基板可进一步具有多个电性连接部。这些电性连接部是外露于陶瓷基板的外表面，而部分这些电性连接部与第一被动元件电性连接。在一个实施例中，第二被动元件可设置于平坦层之上。在一个实施例中，平坦层可具有导电图案，其与第一被动元件及第二被动元件电性连接。在一个实施例中，第二被动元件可包括电容、电感或电阻。在一个实施例中，电容的电容值可小于或等于20pF，而电感的电感值可小于或等于50nH。在一个实施例中，平坦层的材料可包括聚亚酰胺、苯并环丁烯或绿漆。依据本专利技术的一种半导体装置包括整合式被动模组以及至少一个主动元件。整合式被动模组包括陶瓷基板、平坦层及薄膜积层。陶瓷基板嵌设有至少一个第一被动元件。平坦层设置于陶瓷基板之上。薄膜积层具有至少一个第二被动元件。薄膜积层设置于平坦层之上。薄膜积层与第一被动元件电性连接。主动元件与第一被动元件及第二被动元件电性连接。在一个实施例中，主动元件可设置于薄膜积层之上远离陶瓷基板的一侧。在一个实施例中，半导体装置可进一步包括线路重布层。线路重布层设置于薄膜积层与主动元件之间。主动元件通过线路重布层及薄膜积层与第一被动元件电性连接。依据本专利技术的一种半导体装置的制造方法包括以下步骤：提供陶瓷基板，其嵌设有至少一个第一被动元件；研磨陶瓷基板的表面；形成平坦层于陶瓷基板的表面之上；以及形成薄膜积层于平坦层之上远离陶瓷基板的一侧，薄膜积层包括至少一个第二被动元件，且薄膜积层与第一被动元件电性连接。在一个实施例中，陶瓷基板可通过烧结工艺形成。在一个实施例中，在研磨步骤中，陶瓷基板的厚度可被研磨去除5μm至10μm。在一个实施例中，嵌设于陶瓷基板的第一被动元件可通过厚膜工艺所形成。在一个实施例中，平坦层是可通过黄光工艺形成，且平坦层的表面粗糙度(Ra)小于或等于150埃。在一个实施例中，制造方法可进一步包括以下步骤：设置主动元件于薄膜积层之上远离陶瓷基板的一侧。主动元件与第一被动元件及第二被动元件电性连接。在一个实施例中，在设置主动元件之前可进一步包括以下步骤：形成线路重布层于薄膜积层之上远离陶瓷基板的一侧。主动元件通过线路重布层及薄膜积层而与第一被动元件电性连接。承上所述，依据本专利技术的整合式被动模组、半导体装置及其制作方法，通过将利用厚膜工艺形成的第一被动元件嵌设于陶瓷基板内，并于陶瓷基板上设置以薄膜工艺形成的第二被动元件，可更有效率地提高被动元件的密度，进而减少整合式被动模组或半导体装置整体的体积，更适合用在高性能元件的SiP封装。附图说明图1为本专利技术优选实施例的一种整合式被动模组的示意图。图2A为整合式被动模组的封装结构的上视图。图2B为图2A所示的封装结构的立体示意图。图3A为本专利技术优选实施例的一种半导体装置的示意图。图3B为本专利技术优选实施例的另一种半导体装置的示意图。图3C为图3A所示的半导体装置的应用示意图。图4A为本专利技术优选实施例的另一种半导体装置的上视图。图4B为图4A所示的半导体装置的侧视图。图5为本专利技术优选实施例的又一种半导体装置的侧视图。图6为本专利技术优选实施例的一种半导体装置的制造方法的步骤流程图。图7为本专利技术优选实施例的另一种半导体装置的制造方法的步骤流程图。具体实施方式以下将参照相关附图，说明依据本专利技术优选实施例的一种整合式被动模组、半导体装置及其制作方法，其中相同的元件将以相同的附图标记加以说明。图1为本专利技术优选实施例的一种整合式被动模组的示意图。请参照图1所示，整合式被动模组1包括陶瓷基板11、平坦层12以及薄膜积层(thinfilmlaminate)13。陶瓷基板11可包括低温共烧陶瓷(Low-TemperatureCofiredCeramics,LTCC)基板，或高温共烧陶瓷(High-TemperatureCofiredCeramics,HTCC)基板，并且材料可例如但不限于包括氧化铝、氮化铝、碳化硅或氧化铍(BeO)。在本实施例中，整合式被动模组1的陶瓷基板是以低温共烧陶瓷基板为例。其中，陶瓷基板11是由本文档来自技高网...

【技术保护点】
一种整合式被动模组，包括：陶瓷基板，嵌设有至少一个第一被动元件；平坦层，设置于所述陶瓷基板之上；以及薄膜积层，具有至少一个第二被动元件，所述薄膜积层设置于所述平坦层之上，所述薄膜积层与所述第一被动元件电性连接。

【技术特征摘要】
2014.11.25 TW 1031407621.一种整合式被动模组，包括：
陶瓷基板，嵌设有至少一个第一被动元件；
平坦层，设置于所述陶瓷基板之上；以及
薄膜积层，具有至少一个第二被动元件，所述薄膜积层设置于所述平坦层
之上，所述薄膜积层与所述第一被动元件电性连接。
2.根据权利要求1所述的整合式被动模组，其中所述第一被动元件包括电
容、电感或压敏电阻。
3.根据权利要求2所述的整合式被动模组，其中所述电容的电容值小于或
等于100nF，所述电感的电感值大于或等于1nH。
4.根据权利要求1所述的整合式被动模组，其中所述陶瓷基板进一步具有
多个电性连接部，所述电性连接部是外露于所述陶瓷基板的外表面，部分所述
电性连接部与所述第一被动元件电性连接。
5.根据权利要求1所述的整合式被动模组，其中所述第二被动元件设置于
所述平坦层之上。
6.根据权利要求1所述的整合式被动模组，其中所述平坦层具有导电图案，
所述导电图案与所述第一被动元件及所述第二被动元件电性连接。
7.根据权利要求1所述的整合式被动模组，其中所述第二被动元件包括电
容、电感或电阻。
8.根据权利要求7所述的整合式被动模组，其中所述电容的电容值小于或
等于20pF，所述电感的电感值小于或等于50nH。
9.根据权利要求1所述的整合式被动模组，其中所述平坦层的材料包括聚
亚酰胺、苯并环丁烯或绿漆。
10.一种半导体装置，包括：
整合式被动模组，包括：
陶瓷基板，嵌设有至少一个第一被动元件；
平坦层，设置于所述陶瓷基板之上；及
薄膜积层，具有至少一个第二被动元件，所述薄膜积层设置于所述平坦层
之上，而所述薄膜积层与所述第一被动元件电性连接；以及
至少...

【专利技术属性】
技术研发人员：彭贤斌，
申请(专利权)人：彭贤斌，
类型：发明
国别省市：中国台湾;71