具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法技术方案

本文中揭示具有堆叠于经分割逻辑裸片之间的存储器裸片的堆叠式半导体裸片组合件以及相关联系统及方法。在一个实施例中，半导体裸片组合件可包含第一逻辑裸片、第二逻辑裸片及界定外壳的导热壳体。所述存储器裸片堆叠可安置于所述外壳内及所述第一逻辑裸片与所述第二逻辑裸片之间。

【技术实现步骤摘要】
【国外来华专利技术】
所揭示实施例涉及半导体裸片组合件且涉及管理这些组合件内的热。特定来说，本专利技术技术涉及具有堆叠于经分割逻辑裸片之间的存储器裸片的裸片组合件。
技术介绍
包含存储器芯片、微处理器芯片及成像器芯片的封装式半导体裸片通常包含安装于衬底上且包封于塑料保护覆盖物中的半导体裸片。裸片包含功能特征，例如存储器单元、处理器电路及成像器装置以及电连接到所述功能特征的接合垫。接合垫可电连接到保护覆盖物外部的端子以允许裸片连接到较高级电路。半导体制造商不断减小裸片封装的大小以装配在电子装置的空间约束内，同时还增加每一封装的功能能力以满足操作参数。用于在基本上不增加由封装覆盖的表面积(即，封装的“占用面积”)的情况下增加半导体封装的处理能力的一种方法是在单个封装中在彼此的顶部上垂直堆叠多个半导体裸片。此类垂直堆叠的封装中的裸片可通过使用穿硅导通体(TSV)将个别裸片的接合垫与邻近裸片的接合垫电耦合来互连。由垂直堆叠的裸片封装中的个别裸片产生的热难以耗散，此增加个别裸片、其间的结及作为整体的封装的操作温度。在许多类型的装置中且尤其在封装中的裸片的密度增加时，此可致使堆叠裸片达到超过其最大操作温度(Tmax)的温度。附图说明图1是根据本专利技术技术的实施例配置的半导体裸片组合件的横截面图。图2A是图解说明HMC组合件在操作期间的温度量变曲线的等角视图，且图2B是图解说明根据本专利技术技术的实施例的HMC组合件的温度量变曲线的等角视图。图2C是图解说明根据本专利技术技术的另一实施例配置的半导体裸片组合件的等角视图。图3是根据本专利技术技术的另一实施例配置的半导体裸片组合件的横截面图。图4是根据本专利技术技术的实施例配置的具有集成电路组件的半导体裸片组合件的示意图。图5是图解说明根据本专利技术技术的实施例的用于操作半导体裸片组合件的方法的流程图。图6是根据本专利技术技术的另一实施例配置的半导体裸片组合件的横截面图。图7是根据本专利技术技术的实施例配置的包含半导体裸片组合件的系统的示意图。具体实施方式下文描述具有堆叠于经分割逻辑裸片之间的存储器裸片的堆叠式半导体裸片组合件以及相关联系统及方法的数个实施例的特定细节。术语“半导体裸片”通常是指具有集成电路或组件、数据存储元件、处理组件及/或制造于半导体衬底上的其它特征的裸片。举例来说，半导体裸片可包含集成电路存储器及/或逻辑电路。半导体裸片及/或半导体裸片封装中的其它特征据称可彼此“热接触”(如果两个结构可通过热来交换能量的话)。相关领域的技术人员还将理解，本技术可具有额外实施例，且可在无下文参考图1到7所描述的实施例的数个细节的情况下实践本技术。如本文中所使用，术语“垂直”、“横向”、“上部”及“下部”可是指鉴于图中所展示的定向的半导体裸片组合件中的特征的相对方向或位置。举例来说，“上部”或“最上部”可是指经定位比另一特征更接近于页的顶部的特征。然而，这些术语应广泛地理解为包含具有其它定向的半导体装置。图1是根据本专利技术技术的实施例配置的半导体裸片组合件100(“组合件100”)的横截面图。如所展示，组合件100包含第一逻辑裸片102a、第二逻辑裸片102b(统称“逻辑裸片102”)及布置于堆叠105(“存储器裸片堆叠105”)中在逻辑裸片102之间的多个存储器裸片103。第一逻辑裸片102a通过中介层122电耦合到封装衬底120。中介层122可包含(举例来说)半导体裸片、电介质间隔件及/或具有连接于中介层122与封装衬底120之间的电连接器(例如，导通体、金属迹线等)的其它适合衬底。封装衬底120可包含(举例来说)中介层、印刷电路板或连接到将组合件100电耦合到外部电路(未展示)的封装触点124(例如，接合垫)及电连接器125(例如，焊料凸块)的其它适合衬底。在一些实施例中，封装衬底120及/或中介层122可以不同方式配置。举例来说，在一些实施例中，可省略中介层122且可将第一逻辑裸片102a直接连接到封装衬底120。第一逻辑裸片102a及第二逻辑裸片102b耦合到延伸穿过存储器裸片堆叠105的多个穿堆叠互连件130。在图1的所图解说明实施例中，出于图解说明目的而将穿堆叠互连件130展示为大体上垂直单一结构。然而，穿堆叠互连件130中的每一者可由贯穿存储器裸片堆叠105的彼此互连的经垂直及/或横向布置导电元件的组合构成。举例来说，穿堆叠互连件130中的每一者可包含经互连导电柱、导通体、穿裸片导通体、焊料凸块、金属迹线等的布置。组合件100进一步包含将第二逻辑裸片102b及存储器裸片堆叠105至少部分地封围于外壳(例如，腔)内的导热壳体110。在所图解说明实施例中，壳体110包含盖部分112及附接到盖部分112或与盖部分112整体形成的壁部分113。盖部分112可通过第一界面材料114a(例如，黏合剂)附接到第二逻辑裸片102b的背侧部分106。壁部分113可远离盖部分112垂直延伸且通过第二界面材料114b(例如，黏合剂)附接到第一逻辑裸片102a的周边部分107(作为“廊”或“架”为所属领域的技术人员已知)。除提供保护覆盖物之外，壳体110还提供散热器以从逻辑裸片102及存储器裸片103吸收并耗散热能。因此，壳体110可由导热材料(例如镍、铜、铝、具有高导热率的陶瓷材料(例如，氮化铝)及/或其它适合导热材料)制成。在一些实施例中，第一界面材料114a及/或第二界面材料114b可由经设计以增加表面结(例如，裸片表面与散热器之间)处的热接触传导性的此项技术中称为“热界面材料”或“TIM”的材料制成。TIM可包含掺杂有传导材料(例如，碳纳米管、焊料材料、类钻碳(DLC)等)的基于硅酮的油脂、凝胶或黏合剂以及相变材料。在一些实施例中，举例来说，热界面材料可由具有约3W/m°K到4W/m°K的导热率的亚利桑那州凤凰城(Phoenix)的信越化工有限公司(Shin-EtsuMicroSi,Inc.)所制造的X-23-7772-4TIM制成。在其它实施例中，第一界面材料114a及/或第二界面材料114b可包含其它适合材料，例如金属(例如，铜)及/或其它适合导热材料。逻辑裸片102及/或存储器裸片103可至少部分地囊封于电介质底部填充材料116中。底部填充材料116可沉积或以其它方式形成于组合件100的裸片中的一些或所有裸片周围及/或之间以增强裸片之间的机械连接及/或提供(例如)裸片之间的互连件或其它导电结构之间的电隔离。底部填充材料116可为非导电环氧树脂膏(例如，由日本新潟(Niigata)的纳美仕公司(NamicsCorporation)制造的XS8448-171)、毛细管底部填充、非导电膜、经模制底部填充及/或包含其它适合电绝缘材料。在数个实施例中，可基于其导热率来选择底部填充材料116以增强穿过组合件100的裸片的热耗散。在一些实施例中，底部填充材料116可替代第一界面材料114a及/或第二界面材料114b而用于将壳体110附接到第一逻辑裸片102a及/或第二逻辑裸片102b。逻辑裸片102及存储器裸片103可各自由半导体衬底(例如硅、绝缘体上硅、化合物半导体(例如，氮化镓))或其它适合衬底形成。半导体衬底可切割或单粒化成具有各种集成电路组件或功能特征(例如动态随机存本文档来自技高网...

【技术保护点】
一种半导体裸片组合件，其包括：第一逻辑裸片；第二逻辑裸片；及存储器裸片堆叠，其安置于所述第一逻辑裸片与所述第二逻辑裸片之间。

【技术特征摘要】
【国外来华专利技术】2014.04.01 US 14/242,4851.一种半导体裸片组合件，其包括：第一逻辑裸片；第二逻辑裸片；及存储器裸片堆叠，其安置于所述第一逻辑裸片与所述第二逻辑裸片之间。2.根据权利要求1所述的裸片组合件，其中：所述第一逻辑裸片包含存储器控制器；且所述第二逻辑裸片包含通信组件。3.根据权利要求2所述的裸片组合件，其中所述通信组件包含串行/解串器电路。4.根据权利要求1所述的裸片组合件，其进一步包括界定外壳的导热壳体，其中所述存储器裸片堆叠安置于所述外壳内。5.根据权利要求4所述的裸片组合件，其中所述第二逻辑裸片安置于所述导热壳体与所述存储器裸片堆叠之间，且其中所述第二逻辑裸片经由所述存储器裸片堆叠电耦合到所述第一逻辑裸片。6.根据权利要求5所述的裸片组合件，其中所述第二逻辑裸片包含半导体衬底，且其中所述半导体衬底不包含延伸穿过所述半导体衬底的任何穿裸片互连件。7.根据权利要求1所述的裸片组合件，其中：所述第一逻辑裸片具有第一厚度；且所述第二逻辑裸片具有小于所述第一厚度的第二厚度。8.根据权利要求7所述的裸片组合件，其中：所述第一厚度在约50μm到约200μm的范围内；且所述第二厚度在约300μm到约1000μm的范围内。9.根据权利要求1所述的裸片组合件，其进一步包括多个穿堆叠互连件，所述多个穿堆叠互连件延伸穿过所述存储器裸片堆叠且将所述第一逻辑裸片与所述第二逻辑裸片电耦合。10.根据权利要求1所述的裸片组合件，其进一步包括多个穿堆叠互连件，所述多个穿堆叠互连件延伸穿过所述存储器裸片堆叠且将所述第二逻辑裸片与所述存储器裸片堆叠的个别存储器裸片电耦合。11.一种半导体裸片组合件，其包括：导热壳体；第一半导体裸片，其附接到所述导热壳体的第一部分；第二半导体裸片，其附接到所述导热壳体的第二部分，所述第二部分与所述第一部分分离；第三半导体裸片堆叠，其至少部分地封围于所述导热壳体内；及多个穿堆叠互连件，其延伸穿过所述第三半导体裸片堆叠，其中—所述第三半导体裸片堆叠安置于所述第一半导体裸片与所述第二半导体裸片之间；且所述穿堆叠互连件的至少一部分将所述第一半导体裸片与所述第二半导体裸片电耦合。12.根据权利要求11所述的裸片组合件，其中所述穿堆叠互连件的另一部分在功能上与所述第一半导体裸片隔离。13.根据权利要求11所述的裸片组合件，其中所述穿堆叠互连件的所述部分提供介于所述第一半导体裸片与所述第二半导体裸片之间的专用电路路径。14.根据权利要求11所述的裸片组合件，其中：所述第一半导体裸片包含控制器组件；且所述第二半导体裸片包含通信组件，所述通信组件经由所述穿堆叠互连件的所述部分以可操作方式耦合到所述控制器组件。15.根据权利要求11所述的裸片组合件，其进一步包括承载所述第一半导体裸片的封装衬底，其中：所述封装衬底包含多个封装触点；且所述第一半导体裸片包含耦合于所述封装触点与所述穿堆叠互连件的所述部分之间的串行器/解串器电路。16.一种半导体裸片组合件，其包括：第一逻辑裸片，其经配置以接收串行数据流且将所述串行数据流解串成并行数据流；存储器裸片堆叠；及第二逻辑裸片，其由所述存储器裸片堆叠承载，其中所述第二逻辑裸片经配置以经由所述存储器裸片堆叠接收所述并行数据流。17.根据权利要求16所述的裸片组合件，其中所述第一逻辑裸片包含存储器控制器，所述存储器控制器经配置以经由所述存储器裸片堆叠接收所述并行数据流。18.根据权利要求16所述的裸片组合件，其进一步包括封装衬底，其中所述第一逻辑裸片经配置以经由所述封装衬底接收所述串行数据流。19.根据权利要求18所述的裸片组合件，其中所述第一逻辑裸...

【专利技术属性】
技术研发人员：李健，史蒂文·K·赫罗特休斯，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US