阵列基板栅极驱动电路制造技术

本发明专利技术提供一种阵列基板栅极驱动电路，包括多级驱动单元，每一级驱动单元包括：或非门信号处理模块、锁存模块、与非门信号处理模块、缓冲模块；或非门信号处理模块根据接收的上一级驱动单元的级传信号和下一级驱动单元的级传信号输出本级的第一控制信号和本级的第二控制信号；锁存模块根据接收的上一级驱动单元的锁存模块输出的电平信号、本级的第一控制信号和本级的第二控制信号输出本级的电平信号；与非门信号处理模块根据接收时钟信号和本级的电平信号输出本级的处理信号；缓冲模块对本级的处理信号进行反相，以输出本级的栅极驱动信号和本级的级传信号。本发明专利技术提供的阵列基板栅极驱动电路具有较强的抗干扰能力，且能够有效降低功耗。

【技术实现步骤摘要】

本专利技术总体说来涉及液晶显示器驱动电路的
，更具体地讲，涉及一种阵列基板栅极驱动电路。
技术介绍
阵列基板栅极驱动(GateDriverOnArray，GOA)技术，是一种利用薄膜晶体管(ThinFilmTransistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在阵列基板上，以实现逐行扫描的驱动方式的技术。液晶显示器中的每一行薄膜晶体管的栅极电压可以通过GOA电路提供。目前，低温多晶硅技术(LTPS)中普遍采用CMOSGOA电路。现有的CMOSGOA电路通常由时钟信号和级传信号进行控制，然而，当级传信号受到外界条件的干扰时，其传输的波形会发生非正常扰动，进而影响下一级电路的正常驱动，最后造成显示异常；此外，在电路的非作用期间，时钟信号控制的器件仍在工作，从而造成额外的功耗损失。
技术实现思路
本专利技术的目的在于提供一种阵列基板栅极驱动电路，能够有效降低功耗，且抗干扰能力较强。为实现上述专利技术目的，本专利技术提供一种阵列基板栅极驱动电路，包括多级驱动单元，每一级驱动单元包括：或非门信号处理模块，用于接收上一级驱动单元的级传信号和下一级驱动单元的级传信号，并根据接收的上一级驱动单元的级传信号和下一级驱动单元的级传信号输出本级的第一控制信号和与第一控制信号反相的本级的第二控制信号；锁存模块，用于接收上一级驱动单元的锁存模块输出的电平信号、本级的第一控制信号和本级的第二控制信号，并根据接收的上一级驱动单元的锁存模块输出的电平信号、本级的第一控制信号和本级的第二控制信号输出本级的电平信号；与非门信号处理模块，用于接收时钟信号和本级的电平信号，并根据接收时钟信号和本级的电平信号输出本级的处理信号；缓冲模块，用于接收本级的处理信号并对本级的处理信号进行反相，以输出本级的栅极驱动信号和本级的级传信号。第一级驱动单元中的或非门信号处理模块接收的上一级驱动单元的级传信号为预设的第一启动信号；最后一级驱动单元中的或非门信号处理模块接收的下一级驱动单元的级传信号为预设的第二启动信号。当或非门信号处理模块接收的上一级驱动单元的级传信号和下一级驱动单元的级传信号均为低电平时，或非门信号处理模块输出高电平的本级的第一控制信号和低电平的本级的第二控制信号；当或非门信号处理模块接收的上一级驱动单元的级传信号为低电平、下一级驱动单元的级传信号为高电平，或者上一级驱动单元的级传信号为高电平、下一级驱动单元的级传信号为低电平时，或非门信号处理模块输出低电平的本级的第一控制信号和高电平的本级的第二控制信号。或非门信号处理模块包括或非门和第一反相器，或非门的一个输入端接收上一级驱动单元的级传信号，或非门的另一输入端接收下一级驱动单元的级传信号，或非门的输出端将本级的第一控制信号输出到锁存模块；第一反相器对本级的第一控制信号进行反相得到本级的第二控制信号，并将本级的第二控制信号输出到锁存模块。当本级的第一控制信号为低电平、本级的第二控制信号为高电平时，锁存模块输出与接收的上一级驱动单元的锁存模块输出的电平信号电平相同的本级的电平信号；当本级的第一控制信号为高电平、本级的第二控制信号为低电平时，锁存模块锁存输出的本级的电平信号。锁存模块包括第二反相器、第三反相器和第四反相器，其中，第二反相器和第三反相器由本级的第一控制信号和本级的第二控制信号控制，从而交替进行工作；第二反相器的输入端接收上一级驱动单元的锁存模块输出的电平信号，第二反相器的输出端连接到第三反相器的输出端和第四反相器的输入端，第三反相器的输入端和第四反相器的输出端连接后作为锁存模块的输出端。当本级的第一控制信号为低电平、本级的第二控制信号为高电平时，第二反相器正常工作、第三反相器停止工作，从而上一级驱动单元的锁存模块输出的电平信号经第二反相器和第四反相器进行反相，得到锁存模块的输出端输出的本级的电平信号。当本级的第一控制信号为高电平、本级的第二控制信号为低电平时，第二反相器停止工作、第三反相器正常工作，从而锁存本级的电平信号。当与非门信号处理模块接收的本级的电平信号和时钟信号均为高电平时，与非门信号处理模块将低电平的本级的处理信号输出到缓冲模块；当与非门信号处理模块接收的本级的电平信号和时钟信号不均为高电平时，与非门信号处理模块将高电平的本级的处理信号输出到缓冲模块。与非门信号处理模块包括与非门，与非门的一个输入端接收本级的电平信号，与非门的另一输入端接收时钟信号，与非门的输出端将本级的处理信号输出到缓冲模块。当缓冲模块接收的本级的处理信号为高电平时，缓冲模块输出低电平的本级的栅极驱动信号和低电平的本级的级传信号；当缓冲模块接收的本级的处理信号为低电平时，缓冲模块输出高电平的本级的栅极驱动信号和高电平的本级的级传信号。缓冲模块包括串联的N个第五反相器，第一个第五反相器的输入端接收本级的处理信号，第一个第五反相器的输出端输出本级的级传信号，第N个第五反相器的输出端输出本级的栅极驱动信号，其中，N为大于或等于3的奇数。本专利技术提供一种阵列基板栅极驱动电路，能够有效降低功耗，且抗干扰能力较强。附图说明图1示出本专利技术实施例的阵列基板栅极驱动电路的第n级驱动单元的电路示意图；图2示出图1的第n级驱动单元中的或非门信号处理模块的一个具体示例；图3示出图1的第n级驱动单元的时序图。具体实施方式下面参照图1至图3描述根据本专利技术的实施例的阵列基板栅极驱动电路。本专利技术的实施例中提出的阵列基板栅极驱动电路包括多级驱动单元，由于每一级的驱动单元的电路结构都相同，因此，以第n级(可简称为“本级”)驱动单元为例进行详细介绍，这里，n为正整数。图1示出本专利技术实施例的阵列基板栅极驱动电路的第n级驱动单元的电路示意图。参照图1，本专利技术的实施例中提出的阵列基板栅极驱动电路的第n级驱动单元包括：或非门信号处理模块100、锁存模块200、与非门信号处理模块300、缓冲模块400。或非门信号处理模块100用于接收上一级驱动单元的级传信号G(n-1)和下一级驱动单元的级传信号G(n+1)，并根据接收的上一级驱动单元的级传信号G(n-1)和下一级驱动单元的级传信号G(n+1)输出本级的第一控制信号E(n)和与第一控制信号反相的本级的第二控制信号XE(n)。换言之，第n级驱动单元(即，本级驱动单元)中的或非门信号处理模块100使用上一级驱动单元的级传信号G(n-1)和下一级驱动单元的级传信号G(n+1)作为输入启动信号，以输出本级的第一控制信号E(n)和本级的第二控制信号XE(n)。应当理解，第一级驱动单元中的或非门信号处理模块100无法使用上一级驱动单元的级传信号，最后一级驱动单元中的或非门信号处理模块100无法使用下一级驱动单元的级传信号。在此情况下，第一级驱动单元中的或非门信号处理模块100接收的上一级驱动单元的级传信号G(n-1)为预设的第一启动信号；最后一级驱动单元中的或非门信号处理模块100接收的下一级驱动单元的级传信号G(n+1)为预设的第二启动信号。这里，第一启动信号和第二启动信号可由集成电路IC(也可称为驱动芯片)的信号端输出，但本专利技术不限于此。当或非门信号处理模块100接收的上一级驱动单元的级传信号G(n-1)和下一级驱动单元的级传信号G(n+1)均为低电平时，或非门信号处理模块100输出高电平本文档来自技高网...

【技术保护点】
一种阵列基板栅极驱动电路，包括多级驱动单元，其特征在于，每一级驱动单元包括：或非门信号处理模块，用于接收上一级驱动单元的级传信号和下一级驱动单元的级传信号，并根据接收的上一级驱动单元的级传信号和下一级驱动单元的级传信号输出本级的第一控制信号和与第一控制信号反相的本级的第二控制信号；锁存模块，用于接收上一级驱动单元的锁存模块输出的电平信号、本级的第一控制信号和本级的第二控制信号，并根据接收的上一级驱动单元的锁存模块输出的电平信号、本级的第一控制信号和本级的第二控制信号输出本级的电平信号；与非门信号处理模块，用于接收时钟信号和本级的电平信号，并根据接收时钟信号和本级的电平信号输出本级的处理信号；缓冲模块，用于接收本级的处理信号并对本级的处理信号进行反相，以输出本级的栅极驱动信号和本级的级传信号。

【技术特征摘要】
1.一种阵列基板栅极驱动电路，包括多级驱动单元，其特征在于，每一级驱动单元包括：或非门信号处理模块，用于接收上一级驱动单元的级传信号和下一级驱动单元的级传信号，并根据接收的上一级驱动单元的级传信号和下一级驱动单元的级传信号输出本级的第一控制信号和与第一控制信号反相的本级的第二控制信号；锁存模块，用于接收上一级驱动单元的锁存模块输出的电平信号、本级的第一控制信号和本级的第二控制信号，并根据接收的上一级驱动单元的锁存模块输出的电平信号、本级的第一控制信号和本级的第二控制信号输出本级的电平信号；与非门信号处理模块，用于接收时钟信号和本级的电平信号，并根据接收时钟信号和本级的电平信号输出本级的处理信号；缓冲模块，用于接收本级的处理信号并对本级的处理信号进行反相，以输出本级的栅极驱动信号和本级的级传信号。2.如权利要求1所述的阵列基板栅极驱动电路，其特征在于，第一级驱动单元中的或非门信号处理模块接收的上一级驱动单元的级传信号为预设的第一启动信号；最后一级驱动单元中的或非门信号处理模块接收的下一级驱动单元的级传信号为预设的第二启动信号。3.如权利要求1所述的阵列基板栅极驱动电路，其特征在于，当或非门信号处理模块接收的上一级驱动单元的级传信号和下一级驱动单元的级传信号均为低电平时，或非门信号处理模块输出高电平的本级的第一控制信号和低电平的本级的第二控制信号；当或非门信号处理模块接收的上一级驱动单元的级传信号为低电平、下一级驱动单元的级传信号为高电平，或者上一级驱动单元的级传信号为高电平、下一级驱动单元的级传信号为低电平时，或非门信号处理模块输出低电平的本级的第一控制信号和高电平的本级的第二控制信号。4.如权利要求3所述的阵列基板栅极驱动电路，其特征在于，或非门信号处理模块包括或非门和第一反相器，或非门的一个输入端接收上一级驱动单元的级传信号，或非门的另一输入端接收下一级驱动单元的级传信号，或非门的输出端将本级的第一控制信号输出到锁存模块；第一反相器对本级的第一控制信号进行反相得到本级的第二控制信号，并将本级的第二控...

【专利技术属性】
技术研发人员：汪丽芳，赵莽，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42