堆栈式CMOS图像传感器及其制造方法技术

本发明专利技术提供了一种堆栈式CMOS图像传感器及其制造方法，其中，m行n列像素分为多个像素块，每个像素块与一个或者多个信号处理器连接，也就是说每行或者每列的像素被分为多块，分别与信号处理器连接，由此即使每行或者每列中间有个别像素存在缺陷，也不会导致整行或者整列像素缺陷，从而可以避免整行或者整列的黑线或者亮线问题。

【技术实现步骤摘要】

本专利技术涉及集成电路制造
，特别涉及一种堆栈式CMOS图像传感器及其制造方法。
技术介绍
CMOS图像传感器属于光电元器件，CMOS图像传感器由于其制造工艺和现有集成电路制造工艺兼容，同时其性能比原有的电荷耦合器件(CCD)图像传感器有很多优点，而逐渐成为图像传感器的主流。CMOS图像传感器可以将驱动电路和像素集成在一起，简化了硬件设计，同时也降低了系统的功耗。CMOS图像传感器由于在采集光信号的同时就可以取出电信号，还能实时处理图像信息，速度比CCD图像传感器快，同时CMOS图像传感器还具有价格便宜，带宽较大，防模糊，访问的灵活性和较大的填充系数的优点而得到了大量的使用，广泛应用于工业自动控制和消费电子等多种产品中，如监视器、视频通讯、玩具等。随着人们对高质量影像的不断追求，堆栈式CMOS图像传感器被开发出来。堆栈式CMOS图像传感器通常包括逻辑晶圆和键合在所述逻辑晶圆上的像素晶圆。相对于传统的CMOS图像传感器(包括前照式CMOS图像传感器或者背照式CMOS图像传感器)，堆栈式CMOS图像传感器具有更小的芯片结构以及更快的处理速度。但是，目前的堆栈式CMOS图像传感器还存在一些缺陷，例如，容易出现整行或者整列的黑线或者亮线等。
技术实现思路
本专利技术的目的在于提供一种堆栈式CMOS图像传感器及其制造方法，以解决现有的堆栈式CMOS图像传感器容易出现整行或者整列的黑线或者亮线的问题。为解决上述技术问题，本专利技术提供一种堆栈式CMOS图像传感器，所述堆栈式CMOS图像传感器包括：逻辑晶圆和键合在所述逻辑晶圆上的像素晶圆；其中，所述像素晶圆包括m行n列像素，m行n列像素分为多个像素块，m、n均为大于等于2的自然数，每个像素块中的像素行数均小于m且像素列数均小于n；所述逻辑晶圆包括多个信号处理器，每个像素块与一个或者多个信号处理器连接。可选的，在所述的堆栈式CMOS图像传感器中，每个像素块包括一个像素。可选的，在所述的堆栈式CMOS图像传感器中，每个像素块与一个信号处理器连接。可选的，在所述的堆栈式CMOS图像传感器中，所述像素晶圆包括多个传输块，每个像素块中的每个像素均与同一个传输块连接，每个传输块与一个信号处理器连接。可选的，在所述的堆栈式CMOS图像传感器中，每个像素块中的每个像素均通过一根或者多根连接线与同一个传输块连接。可选的，在所述的堆栈式CMOS图像传感器中，所述逻辑晶圆包括多个传输块，每个像素块中的每个像素均与同一个传输块连接，每个传输块与一个信号处理器连接。本专利技术还提供一种堆栈式CMOS图像传感器的制造方法，所述堆栈式CMOS图像传感器的制造方法包括：提供逻辑晶圆，所述逻辑晶圆包括多个信号处理器；提供像素晶圆，所述像素晶圆包括m行n列像素，m行n列像素分为多个像素块，m、n均为大于等于2的自然数，每个像素块中的像素行数均小于m且像素列数均小于n；将所述像素晶圆与所述逻辑晶圆键合，使得每个像素块与一个或者多个信号处理器连接。可选的，在所述的堆栈式CMOS图像传感器的制造方法中，每个像素块包括一个像素。可选的，在所述的堆栈式CMOS图像传感器的制造方法中，所述像素晶圆包括多个传输块，每个像素块中的每个像素均与同一个传输块连接，将所述像素晶圆与所述逻辑晶圆键合时，使得每个传输块与一个信号处理器连接。可选的，在所述的堆栈式CMOS图像传感器的制造方法中，所述逻辑晶圆包括多个传输块，每个传输块与一个信号处理器连接，将所述像素晶圆与所述逻辑晶圆键合时，使得每个像素块中的每个像素均与同一个传输块连接。在本专利技术提供的堆栈式CMOS图像传感器及其制造方法中，m行n列像素分为多个像素块，每个像素块与一个或者多个信号处理器连接，也就是说每行或者每列的像素被分为多块，分别与信号处理器连接，由此即使每行或者每列中间有个别像素存在缺陷，也不会导致整行或者整列像素缺陷，从而可以避免整行或者整列的黑线或者亮线问题。附图说明图1是本专利技术实施例一的堆栈式CMOS图像传感器的结构示意图；图2是本专利技术实施例二的堆栈式CMOS图像传感器的结构示意图；图3是本专利技术实施例三的堆栈式CMOS图像传感器的结构示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的一种堆栈式CMOS图像传感器及其制造方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。特别的，各附图需要展示的侧重点不同，往往都采用了不同的比例。【实施例一】请参考图1，其为本专利技术实施例一的堆栈式CMOS图像传感器的结构示意图。如图1所示，所述堆栈式CMOS图像传感器1包括：逻辑晶圆10和键合在所述逻辑晶圆10上的像素晶圆11；其中，所述像素晶圆11包括m行n列像素，m行n列像素分为多个像素块，m、n均为大于等于2的自然数，每个像素块中的像素行数均小于m且像素列数均小于n；所述逻辑晶圆10包括多个信号处理器，每个像素块与一个或者多个信号处理器连接。在本申请实施例中，示意性的，所述m和n均取值为四，即所述像素晶圆11包括四行四列一共十六个像素。其中，图1示出了沿行方向的剖面图，即仅示出了一行中的四个像素的结构示意图。在本申请实施例中，每个像素块包括一个像素，也就是说，十六个像素分为了十六个像素块，即每个像素均与一个信号处理器连接。具体如图1所示，即像素110a与信号处理器100a连接，像素110b与信号处理器100b连接，像素110c与信号处理器100c连接，像素110d与信号处理器100d连接。由此，任何一个像素存在缺陷，其他像素都不会受到影响。从而提高了堆栈式CMOS图像传感器1的质量与可靠性。进一步，每个像素均与一个信号处理器连接，由此可以极大的提高堆栈式CMOS图像传感器1的信号处理能力，即快速的实现光电信号的转换。请继续参考图1，在本申请实施例中，所述像素晶圆11还包括连接线，每个像素均与一根连接线连接，进而通过连接线与信号处理器连接。具体的，像素110a通过连接线111a与信号处理器100a连接，像素110b通过连接线111b与信号处理器100b连接，像素110c通过连接线111c与信号处理器100c连接，像素110d通过连接线111d与信号处理器100d连接。进一步的，所述逻辑晶圆10也包括连接线，每个信号处理器与一根连接线连接，进而便于与像素连接。具体的，信号处理器100a与连接线101a连接，信号处理器100b与连接线101b连接，信号处理器100c与连接线101c连接，信号处理器100d与连接线101d连接。优选的，连接线101a、连接线101b、连接线101c及连接线101d分别与连接线111a、连接线111b、连接线111c及连接线111d一一对应，从而便于像素110a通过连接线111a和连接线101a与信号处理器100a连接，像素110b通过连接线111b和连接线101b与信号处理器100b连接，像素110c通过连接线111c和连接线101c与信号处理器100c连接，像素110d通过连接线111d和连接线101d与信号处理器100d连接。在本申请实施例中，每个像素均通过不同的连接线与信号处理器连接，由此，即使某一本文档来自技高网...

【技术保护点】
一种堆栈式CMOS图像传感器，其特征在于，所述堆栈式CMOS图像传感器包括：逻辑晶圆和键合在所述逻辑晶圆上的像素晶圆；其中，所述像素晶圆包括m行n列像素，m行n列像素分为多个像素块，m、n均为大于等于2的自然数，每个像素块中的像素行数均小于m且像素列数均小于n；所述逻辑晶圆包括多个信号处理器，每个像素块与一个或者多个信号处理器连接。

【技术特征摘要】
1.一种堆栈式CMOS图像传感器，其特征在于，所述堆栈式CMOS图像传感器包括：逻辑晶圆和键合在所述逻辑晶圆上的像素晶圆；其中，所述像素晶圆包括m行n列像素，m行n列像素分为多个像素块，m、n均为大于等于2的自然数，每个像素块中的像素行数均小于m且像素列数均小于n；所述逻辑晶圆包括多个信号处理器，每个像素块与一个或者多个信号处理器连接。2.如权利要求1所述的堆栈式CMOS图像传感器，其特征在于，每个像素块包括一个像素。3.如权利要求2所述的堆栈式CMOS图像传感器，其特征在于，每个像素块与一个信号处理器连接。4.如权利要求1所述的堆栈式CMOS图像传感器，其特征在于，所述像素晶圆包括多个传输块，每个像素块中的每个像素均与同一个传输块连接，每个传输块与一个信号处理器连接。5.如权利要求4所述的堆栈式CMOS图像传感器，其特征在于，每个像素块中的每个像素均通过一根或者多根连接线与同一个传输块连接。6.如权利要求1所述的堆栈式CMOS图像传感器，其特征在于，所述逻辑晶圆包括多个传输块，每个像素块中的每个像素均与同一个传输块连接...

【专利技术属性】
技术研发人员：邢家明，叶菁，高喜峰，施喆天，
申请(专利权)人：豪威科技上海有限公司，
类型：发明
国别省市：上海;31