裸片-裸片堆迭制造技术

本发明专利技术涉及一种裸片‑裸片堆迭。一种半导体裸片，其设有：光发射器，经配置成传输光信号至另一个裸片；以及光接收器，经配置成接收来自另一裸片的光信号。另外，提供一种形成半导体装置的方法，包括形成第一半导体裸片的步骤有：提供半导体衬底、形成一个晶体管装置至少部分地位于半导体衬底上方、形成一个光接收器至少部分地位于半导体衬底上方及至少部分地位于其内其中一者、形成一金属化层位于晶体管装置上方、以及形成一个光发射器至少部分地位于金属化层上方及至少部分地位于金属化层内其中一者。

【技术实现步骤摘要】

一般而言，本专利技术涉及集成电路及半导体装置的制造的领域，具体而言，是涉及具有包括在独立裸片之间的连接器的裸片-裸片(die-die)堆迭结构的集成电路产品及制造这种结构的方法。
技术介绍
先进的集成电路，如中央处理器(CPU)、存储装置、特殊用途集成电路(applicationspecificintegratedcircuits,ASIC)及类似物的制造中，根据指定的电路设计，需要在给定的芯片(chip)区上形成大量的电路元件。在各式各样的电子电路中，场效应晶体管代表电路元件的一个重要类型，且其基本上决定了集成电路的性能。通常，多个制造方法技术在目前是用于形成场效应晶体管，其中，对于多种类型的复杂的电路，鉴于在操作速度及/或功率消耗及/或成本效率上的优异特性，金属氧化物半导体(MOS)技术是目前最有前途的方法之一。制造复杂的集成电路时使用例如MOS技术，例如为N型沟道晶体管及/或P型沟道晶体管的数百万个晶体管是形成在包括晶体半导体层的衬底上。因小型化及电路密度的增加而持续需求。传统的裸片(芯片)通常安装在某种形式的衬底上，诸如封装衬底或印刷电路板。在裸片及下层的衬底或板体之间的电连接是通过各种传统的机制建立的。在一个实例中，所谓的倒装芯片结构，在裸片的主动电路侧设置有多个导电球或凸块，其设计为与位于衬底或电路板上的相应多个导体衬垫(pad)构成冶金结合。该裸片翻转向上并且以主动电路侧朝下在下层衬底上的方式就位。近来，已经开发出堆迭裸片的构造，以提高半导体装置的性能及高积体密度。电互连必须在堆迭裸片之间建立。考虑几种用于堆迭裸片的传统技术，在一种传统的变型中，一个相对较小的半导体裸片被放置在一个更大的半导体裸片的本体(bulk)半导体侧上。焊线(bondingwires)用于建立上裸片及下裸片之间的导电性。与此方法相关的困难在于，焊线表示相对较长的电路径，因此表现出比预期更高的电感以及较慢的电效能。此外，本体半导体侧无法安装散热器。所谓的多芯片模块(multi-chipmodule，MCM)封装常用于组合封装及电子装置。通常，多芯片模块封装主要包括封装在其中的至少两个芯片以提升封装的电效能。利用绝缘胶将第一芯片的非主动表面安装至第一芯片载体上以及将第二芯片的非主动表面安装至第二芯片载体上，第一芯片载体“背靠背”地与第二芯片载体接合。两个非主动表面被接合在一起以形成多芯片模块。该多芯片模块的最上面或最上面的表面及最下面的表面两者都能够与其它组件电连接，从而避开倒装芯片技术中垂直堆迭芯片的相关障碍之一，并进一步改善在封装中芯片的排列灵活性。具体而言，堆迭裸片可以通过硅通孔(through-siliconvia，TSV)的装置彼此电连接，如图1所示。图1显示嵌入至衬底11中的裸片10。裸片10包括两个TSV12及13。该裸片10包括含有集成电路的主动区14。裸片衬垫15连接裸片10的主动区14及导体16。导体16连接至衬底11的下层中的凸块衬垫17至被黏接的导电凸块18。在所描绘的现有技术的例子中，六个附加的裸片20、30、40、50、60及70被堆迭在最下方的裸片10的垂直上方，而每个附加的裸片20、30、40、50、60及70包括TSV及主动部分。独立裸片10至70之间的电连接由导电凸块19提供。然而，如图1所示，这样的设计也需要多个外部导体16，从而显示信号传递的电通路相对的长。如之前提到的，在现有技术中，大量的各种裸片堆迭技术，包括各种裸片-裸片的电连接提议，例如一个相对小的半导体裸片的堆迭放置在较大的半导体裸片的本体半导体侧，其中利用焊线建立上裸片及下裸片之间的导电性。焊线表现出长的电路径，因此有相对高的电感及低的电效能。根据另一种方法，是在下裸片的本体硅侧形成多条导电线路，作为上下裸片之间的电互连。又，导电线路代表相对高电感的途径，从而限制速度性能。此外，这种方法令本体硅侧无法使用散热器。鉴于上述情况，本专利技术提供的裸片-裸片堆迭的技术将改善裸片至裸片的信号传输，特别是，相比于现有技术，本专利技术将增强信号传输速度及标准化的能力。
技术实现思路
以下为本专利技术的简化概要，提供本专利技术的一些态样的基本理解。此概述并非本专利技术的详尽概观。它并不旨在标识本专利技术的关键或重要元素或描绘本专利技术的范围。它的唯一目的是提出一些概念以简化的形式介绍，在之后的论述有更详细描述。一般而言，本文公开的主题涉及集成电路产品的裸片堆迭。根据本
技术实现思路
，一个裸片具有光信号发送及接收装置。在一个说明性实施例中，独立裸片可通过光信号发送及接收装置彼此沟通。该光信号路径允许以最可靠的方式达到快速的数据传输及大量的数据传输。可以通过提供高数据速率及宽数据带宽的高度标准化方式，实现以具有光信号发送及接收装置的裸片为基础的裸片至裸片堆迭。在一个具体实施方案中，第一半导体裸片(微芯片)设置有光发射器及光接收器，两者均经配置成与另一个或第二裸片的光发射器及光接收器沟通。该光发射器经配置成发送光信号至被堆迭或将被堆迭于第一裸片上方的第二裸片，而该光接收器则经配置成接收来自被堆迭或将被堆迭于第一裸片上方的第二裸片的光信号。应当注意的是，光发射器也可以具有接收光信号的能力及/或光接收器也可以具有发送光信号的能力。换句话说，光发射器及光接收器其中至少一个可以经配置成光收发器。特别是，在一个说明性实施例中，第一裸片可以形成在(本体)半导体衬底及相对于该半导体衬底的上部金属化层内(有一或多层其它金属化层夹在上部金属化层及半导体衬底之间)。在这种情况下，光接收器可位于半导体衬底上方及上部金属化层下方，而该光发射器可以位于该上部金属化层上方及/或至少部分地位于该上部金属化层内。从而，该光发射器可以发送光信号至堆迭于第一裸片上方的第二裸片，而该光接收器可接收来自堆迭于第一裸片下方/上方的第二(或第三)裸片的光信号，其中，该两个其它裸片(一个位于第一裸片上方且一个位于第一裸片下方)也配备有光发射器及接收器。另外，提供一种半导体裸片的堆迭，第一半导体裸片堆迭在第二半导体裸片上方，而第三半导体裸片堆迭在第一半导体裸片上方，该第一半导体裸片具有第一光发射器经配置成发送第一光信号至第三半导体裸片、及第一光接收器经配置成接收来自该第二半导体裸片的第二光信号，该第二半导体裸片具有第二光发射器经配置成发送第二光信号至第一半导体裸片，而该第三半导体裸片具有第二光接收器经配置成接收由该第一半导体裸片的该第一光发射器发送的第一光信号。此外，提供一种形成包括半导体裸片的半导体装置的方法，步骤有提供半导体衬底，并形成晶体管装置至少部分地位于该半导体衬底上方。另外，该方法的步骤有形成光接收器至少部分地位于半导体衬底上方或至少部分地位于半导体衬底内，并形成金属化层在晶体管装置上，以及形成光发射器至少部分地位于该金属化层上方及该金属化层内其中一者。附加的金属化层可以形成在该金属化层及半导体衬底之间。还有，提供一种形成半导体裸片的堆迭的方法，其中，制作多个半导体裸片如上所述彼此堆迭，使得该堆迭的半导体裸片其中至少一个可以与其它半导体裸片其中至少一个通过光发射器/接收器的装置沟通。附图说明本专利技术可以通过结合附图，且参考以下描述的来理解，其中，相同的参考数字标识类似的组件：图1显示根据本文档来自技高网...

【技术保护点】
一种集成电路产品，包括：第一半导体裸片；第二半导体裸片；以及光发射器，其位于该第一半导体裸片内经配置成发送光信号至该第二半导体裸片，及光接收器，其位于该第一半导体裸片内经配置成接收来自该第二半导体裸片的光信号。

【技术特征摘要】
2015.07.20 US 14/803,4661.一种集成电路产品，包括：第一半导体裸片；第二半导体裸片；以及光发射器，其位于该第一半导体裸片内经配置成发送光信号至该第二半导体裸片，及光接收器，其位于该第一半导体裸片内经配置成接收来自该第二半导体裸片的光信号。2.如权利要求1所述的集成电路产品，进一步包括半导体衬底及位于该半导体衬底上方的上部金属化层，其中，该光接收器位于该半导体衬底上方及该上部金属化层下方，且该光发射器位于该上部金属化层上方及至少部分地位于该上部金属化层内其中一者。3.如权利要求1所述的集成电路产品，进一步包括半导体衬底、形成在该半导体衬底内的绝缘区、及上部金属化层，而其中，该光接收器位于该绝缘区上及该上部金属化层下方，且该光发射器位于该上部金属化层上方及至少部分地位于该上部金属化层内其中一者。4.如权利要求1所述的集成电路产品，进一步包括调制电路，其经配置成控制该集成电路产品的多个光发射器，并调制由该多个光发射器的一个所发送的光信号的强度及由该多个光发射器所发送的光信号的组合产生的光信号的强度其中至少一者。5.如权利要求1所述的集成电路产品，进一步包括至少一个硅通孔，其经配置成电连接该第一半导体裸片至该第二半导体裸片。6.如权利要求1所述的集成电路产品，其中，该光发射器是LCD、LED及有机LED其中一者。7.如权利要求1所述的集成电路产品，其中，该光接收器具有光电二极管。8.一种集成电路产品，包括：半导体裸片的堆迭，包括第一半导体裸片、第二半导体裸片及第三半导体裸片，其中，该第一半导体裸片堆迭在该第二半导体裸片上方，且该第三半导体裸片堆迭在该第一半导体裸片上方；第一光发射器及第一光接收器，位于该第一半导体裸片内，其中，该第一光发射器经配置成发送第一光信号至该第三半导体裸片，且该第一光接收器经配置成接收来自该第二半导体裸片的第二光信号；第二光发射器，位于该第二半导体裸片内，其中，该第二光发射器经配置成发送该第二光信号至该第一半导体裸片；以及第二光接收器，位于该第三半导体裸片内，其中，该第二光接收器经配置成接收该第一光信号。9.如权利要求8所述的集成电路产品，其中，该第一半导体裸片进一步包括至少一个硅通孔，其经配置成电连接该第一半导体裸片至该第二半导体裸片及该第三半导体裸片其中至少一者。10.如权利要求8所述的集成电路产品，其中，该第二半导体裸片进一步包括形成在其上表面上的多个导电凸块，且该第一半导体裸片包括半导体衬底、及至少部分地形成于该半导体衬底内的多个硅通孔，该多个硅通孔经配置成通过该第二半导体裸片的该多个导电凸块电连接该第二半导体裸片。11.如权利要求8所述的集成电路产品，其中，...

【专利技术属性】
技术研发人员：S·拜尔，J·霍恩切尔，A·埃贝尔曼恩，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY