非重叠电路和高压驱动电路制造技术

本实用新型专利技术公开一种非重叠电路和高压驱动电路。该非重叠电路，包括第一非重叠单元；所述第一非重叠单元包括串联的第一PMOS管、第一电阻和第一NMOS管；所述第一PMOS管的栅极接第一信号输入端，源极接高电位供应端，漏极连接在所述第一电阻和第一信号输出端之间；所述第一NMOS管的栅极接第二信号输入端，源极接低电位供应端；漏极连接在所述第一电阻和第二信号输出端之间。该高压驱动电路包括反相电路、与反相电路相连的非重叠电路和与非重叠电路相连的驱动桥电路。该非重叠电路结构简单，所采用的元器件较少，有利于节省成本和占用面积。该高压驱动电路可有效避免驱动桥电路中的漏电流过大，而影响驱动桥电路的正常工作。

【技术实现步骤摘要】

本技术涉及高压集成电路领域，尤其一种非重叠电路和高压驱动电路。
技术介绍
高压集成电路技术是现代电力电子
内一种不可或缺的技术,它越来越多的被应用在功率MOSFET、IGBT的驱动领域。高压集成电路是一种由各种保护电路、低压控制电路和高压功率器件组成的栅极驱动电路，高压集成电路通过对PWM信号进行处理后控制功率器件导通和关断，完成功率的变换，也就完成了弱电控制强电的过程，因此它是一种将电力电子与半导体技术完美相结合的技术，并由此显著的提高了整机的集成度和稳定性，具有集成密度高、体积小、速度快、功耗低等优点，高压集成电路逐渐取代传统的分立器件成为一种新趋势。高压集成电路要完成对功率MOSFET或IGBT的驱动，这就要求驱动电路要有一定的驱动能力。驱动电路输出端的灌电流和拉电流的能力是受N型和P型金属氧化物半导体场效应晶体管的宽长比的大小所影响，而N型和P型金属氧化物半导体场效应晶体管不能同时导通，否则会因非同相的PMOS管和NMOS管同时导通而造成的电路短路的严重风险，针对这种电路风险我们可以采用非重叠电路产生两个不同时序的方波信号来驱动PMOS管和NMOS管，以避免出现PMO本文档来自技高网...

【技术保护点】
一种非重叠电路，连接在高电位供应端(VB)和低电位供应端(VS)之间，其特征在于，包括第一非重叠单元(21)；所述第一非重叠单元(21)包括串联的第一PMOS管(P2)、第一电阻(R1)和第一NMOS管(N2)；所述第一PMOS管(P2)的栅极接第一信号输入端(310)，源极接高电位供应端，漏极连接在所述第一电阻(R1)和第一信号输出端(330)之间；所述第一NMOS管(N2)的栅极接第二信号输入端(320)，源极接低电位供应端(VS)；漏极连接在所述第一电阻(R1)和第二信号输出端(340)之间。

【技术特征摘要】
1.一种非重叠电路，连接在高电位供应端(VB)和低电位供应端(VS)之间，其特征在于，包括第一非重叠单元(21)；所述第一非重叠单元(21)包括串联的第一PMOS管(P2)、第一电阻(R1)和第一NMOS管(N2)；所述第一PMOS管(P2)的栅极接第一信号输入端(310)，源极接高电位供应端，漏极连接在所述第一电阻(R1)和第一信号输出端(330)之间；所述第一NMOS管(N2)的栅极接第二信号输入端(320)，源极接低电位供应端(VS)；漏极连接在所述第一电阻(R1)和第二信号输出端(340)之间。2.根据权利要求1所述的非重叠电路，其特征在于，所述第一电阻(R1)是可调电阻。3.根据权利要求1所述的非重叠电路，其特征在于，还包括第二非重叠单元(22)；所述第二非重叠单元(22)包括串联第二PMOS管(P3)、第二电阻(R2)和第二NMOS管(N3)；所述第二PMOS管(P3)的栅极接第三信号输入端(300)，源极接高电位供应端(VB)，漏极连接在所述第二电阻(R2)与所述第一信号输入端(310)之间；所述第二NMOS管(N3)的栅极接所述第三信号输入端(300)，源极接低电位供应端(VS)，漏极连接在所述第二电阻(R2)与所述第二信号输入端(320)之间。4.根据权利要求3所述的非重叠电路，其特征在于，所述第二电阻(R2)是可调电阻。5.一种高压驱动电路，连接在所述高电位供应端(VB)和低电位供应端(VS)之间，其特征在于，包括反相器电路(10)、权利要求1-4任一项所述的非重叠电路(20)和驱动桥电路(30)；所...

【专利技术属性】
技术研发人员：高舰艇，高存旗，刘杰，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：新型
国别省市：广东;44